在前端設(shè)計和功能驗證之間做對比的情況是很常見的，但隨著IC設(shè)計業(yè)的發(fā)展，很多初入行的ICer對其他崗位之間的異同點也很好奇。比如驗證和DFT。

對一顆芯片來說，驗證會讓芯片正確地實現(xiàn)規(guī)格書所定義的功能；DFT會讓芯片的制造測試、開發(fā)和應(yīng)用變得更加高效、容易且便宜。

功能驗證是檢查芯片設(shè)計錯誤/失誤的重要環(huán)節(jié)，工程師需要在驗證過程中發(fā)現(xiàn)性能不滿足、設(shè)計代碼功能bug等問題，并且盡可能提升驗證覆蓋率。

簡而言之，就是確保設(shè)計符合其設(shè)計規(guī)范和所期望的功能。

閱讀design spec，編寫verification spec，制定test plan。

搭建驗證環(huán)境 (C/C++，systemC，systemverilog）。

創(chuàng)建test cases。

監(jiān)測regression和提升coverage。

support其他工程師。

DFT可測性設(shè)計是在設(shè)計電路時為了達到故障檢測目的所做的輔助性設(shè)計，也就是在電路設(shè)計之初就考慮測試的問題，主要用來檢測生產(chǎn)故障。

說得再簡單一些，就是在設(shè)計芯片的時候進行一些“埋點”操作，等芯片生產(chǎn)出來之后，可以通過外面的端口看到內(nèi)部的情況。

參與芯片DFT架構(gòu)定義和設(shè)計。

完成DFT電路設(shè)計，包括Scan、Mbist、Bscan等。

協(xié)助后端團隊處理DFT相關(guān)的時序分析和timing收斂工作。

使用EDA工具生成測試向量，并且進行仿真驗證。

參與ATE，debug 測試failure。

這兩個崗位在整個芯片設(shè)計流程中分管的是不同的部分，負責(zé)的內(nèi)容也各不相同。

有的公司將DFT劃分在RTL代碼設(shè)計環(huán)節(jié)，屬于前端設(shè)計的一部分；有的公司把他劃分在網(wǎng)表上做，屬于后端設(shè)計的一部分。

驗證就不用多說了，在前端設(shè)計之后，后端設(shè)計之前。

如果非要說這兩個崗位一些共通之處的話，他們和設(shè)計端其他崗位一樣——都要確保芯片的性能高、功能、功耗符合Spec要求。

在驗證和DFT中該如何做選擇呢？

首先需要明確一下兩個崗位的入行門檻和難度。它們對學(xué)歷門檻（本科及以上，碩士優(yōu)先）和專業(yè)要求（理工科，微電子/電子類優(yōu)先）是差不太多的。

如果考慮市場需求。

現(xiàn)在芯片的集成度極高，且數(shù)字類芯片迭代較快，每款芯片都必然要進行完備的驗證流程，所以業(yè)界所傳（前端）設(shè)計與驗證1:3也不是空穴來風(fēng)，只是很多公司目前并不能達到這個理想配比而已。就客觀情況來說，驗證崗的整體需求量大于DFT。

如果考慮崗位容量。

因為需求量大、門檻相對較低、薪資水平可觀等優(yōu)點，驗證崗位自然吸納了一批理工科人才，其中也不乏一些大佬級選手，不去卷大廠和ssp的話其實問題也不大。但相較之下，DFT競爭情況就稍微好一些。

如果考慮薪資待遇。

相信現(xiàn)在大家都比較清楚，數(shù)字IC設(shè)計端的幾個崗位薪資待遇其實都差不太多。以今年秋招舉例（Base上海+學(xué)歷211碩士），某集團旗下的公司給前端設(shè)計崗基本在35W+，某GPU廠商給功能驗證崗30-35W左右，某IP授權(quán)類廠商給DFT崗30W+股票的待遇。當(dāng)然，不同公司、不同學(xué)歷背景薪資之間還是有差異的，整體來看今年秋招薪資分布比較密集的區(qū)間是30-45W。

如果考慮長期發(fā)展。

正常情況下，一家IC設(shè)計公司的驗證團隊是最龐大的。所以如果未來想要帶團隊的話，還是驗證崗的可能性更大。

DFT是一個越在大廠越重要的角色（一些小公司是沒有專門的DFT團隊的）。DFT工程師需要懂設(shè)計、懂測試、懂電路，但前些年我們對DFT并不算重視，近些年才逐漸進入高端線，所以現(xiàn)在的DFT工程師極其稀缺。 畢竟人才以稀為貴，前景也是很光明的。