嵌入式模數(shù)轉(zhuǎn)換器（ADC）無法按照數(shù)據(jù)手冊執(zhí)行的原因是表征環(huán)境與您的應(yīng)用不匹配。區(qū)別在于集成電路（IC）制造商的清潔和受控表征環(huán)境中不存在的噪聲（電磁干擾）。

在開始責怪表征工程師之前，讓我們先了解一下嵌入式ADC只是微控制器（MCU）的眾多外設(shè)之一。組合和排列的數(shù)量使得跨所有用例的完整表征變得不切實際。由于制造商只選擇一部分用例（通常是性能更好的用例），因此這些用例與您的特定應(yīng)用程序之間可能存在差距。在本系列文章中，我們將提供有關(guān)如何揭開這一差距的指導。

本系列文章由四部分組成，介紹了有助于ADC性能的不同組件，以及您可以采用的不同技術(shù)來專門解決噪聲問題。第一期將討論ADC的不同組件。第二部分將討論時鐘和參考選擇。第三和第四部分將討論如何通過用戶配置和印刷電路板（PCB）布局提高性能，第四部分將重點介紹差分輸入對數(shù)據(jù)采集的好處。

為什么您的嵌入式ADC性能與數(shù)據(jù)手冊不匹配

IC制造商希望在數(shù)據(jù)手冊中展示最佳性能;因此，他們選擇使其設(shè)備處于最佳光線的配置。一些IC制造商會在兩種不同的配置下顯示一個參數(shù)，或者包括一個圖表，顯示不同的配置將如何影響性能，但在沒有這兩種配置的情況下，假設(shè)您在數(shù)據(jù)手冊中看到的是最佳情況。仔細注意測試條件很重要。

讓我們回顧幾個影響性能的常見配置參數(shù)，并提供一些指南，說明如何獲取參數(shù)條件與您的用例不匹配的數(shù)據(jù)手冊，同時仍然知道預(yù)期性能。

數(shù)據(jù)手冊僅將ADC激活，因此噪聲較低。為了獲得ADC性能數(shù)據(jù)，器件被置于低功耗模式，中央處理器（CPU）處于非活動狀態(tài)，以最大限度地降低噪聲。如果您奢侈地限制ADC測量期間的開啟時間，那么數(shù)據(jù)手冊的性能可以很好地反映您可以達到的性能水平。但是，如果CPU負載過重，并且其他任務(wù)在器件、電路板和系統(tǒng)級別運行，則最好盡早對性能進行臺架測試，以確保ADC滿足您的需求。本系列的第三和第四部分將討論電路板的 PCB 注意事項，以最大限度地提高性能。

穩(wěn)壓器架構(gòu)。如果您可以選擇內(nèi)部低壓差穩(wěn)壓器 （LDO） 和 DC/DC 轉(zhuǎn)換器，則 LDO 可將片內(nèi)噪聲降至最低。如果要最大限度地延長電池壽命并選擇DC/DC轉(zhuǎn)換器，則開關(guān)噪聲可能會降低ADC性能，其程度取決于輸入信號頻率，并且不同ADC和不同開關(guān)頻率的DC/DC轉(zhuǎn)換器之間是不同的。

數(shù)據(jù)手冊僅顯示ADC性能，不顯示信號鏈性能。MCU可能包含其他組件，如運算放大器和數(shù)模轉(zhuǎn)換器（DAC），可用于通往ADC的信號鏈。當在信號路徑中使用時，它們引起的噪聲會降低ADC的輸入，從而增加ADC輸出中的噪聲。數(shù)據(jù)手冊通常只顯示ADC性能，片上活動越多，頻率越高，ADC性能下降幅度越大。ADC是模擬前端的最后一部分，但額外的后置數(shù)字濾波可以進一步提高性能。此外，如果ADC的采樣量超過輸入信號的奈奎斯特速率，則可以在系統(tǒng)級實現(xiàn)過采樣以改善SNR，因為可以濾除帶外量化和熱噪聲［1］。

配置（模式）。大多數(shù)ADC都具有可配置性，允許您自定義速度、性能和電流等權(quán)衡。因此，單個數(shù)據(jù)手冊值可能無法涵蓋所有可能配置的性能。集成到MCU中的ADC通常具有更高的可配置性，以便在各種用例中優(yōu)化ADC的功耗和性能。下面是性能參數(shù)的兩個示例，以及配置如何影響它們。

電流消耗。電流通常是多種因素的結(jié)果，并隨配置而變化。參考文獻［2］提供了更詳細的低功耗特性和ADC可配置性列表。一些數(shù)據(jù)手冊將具有典型曲線，顯示電流如何隨不同配置而變化。圖1來自ADC數(shù)據(jù)手冊，顯示了功率模式（PWRMD = 2為低功耗模式）和單端或差分端輸入如何影響ADC的典型電流消耗。

圖 1：不同 ADC 配置下的電流與采樣速率的關(guān)系

（注意：列出了典型值以供參考，您可以使用實際使用配置跨設(shè)備進行表征，以獲得更好的代表性參數(shù)值。數(shù)據(jù)手冊的參數(shù)最大值包括過程變化，因此必須按原樣使用。

采樣率。影響采樣速率的因素有幾個，包括轉(zhuǎn)換時鐘頻率、采樣和保持時間，以及任何特殊模式或功能，如集成窗口比較器。器件數(shù)據(jù)手冊將列出特定源電阻和電容的最短采樣時間，但如果要測量的源電阻較大，則ADC需要更長的采樣時間才能最大限度地提高ADC性能。制造商應(yīng)在數(shù)據(jù)手冊和/或參考手冊中記錄ADC的最小采樣時間方程。參考文獻［3］顯示了特定器件的最小采樣時間方程和示例計算示例。

電源電壓。MCU具有相當寬的工作范圍，可以支持許多應(yīng)用，尤其是電池供電的應(yīng)用。寬范圍并不總是與ADC匹配，這可能需要更高的最小電源電壓。如果這是一個限制，則可以在數(shù)據(jù)手冊中找到ADC操作的最小電源電壓，通常是ADC參數(shù)表中的一行。根據(jù)ADC架構(gòu)和設(shè)計，在較低電源電壓下性能可能會下降，因此請仔細查看所用電源電壓的數(shù)據(jù)手冊測試條件。數(shù)據(jù)手冊以不同的方式顯示測試條件，包括腳注、數(shù)據(jù)手冊中的一列和/或表格標題。一些數(shù)據(jù)手冊用圖表補充了表格條目，這些圖表顯示了性能如何隨電壓或溫度變化。

在電池供電應(yīng)用中，了解電池工作電壓范圍內(nèi)的性能對于成功的設(shè)計至關(guān)重要。如果您的應(yīng)用需要的電源電壓低于數(shù)據(jù)手冊所示的ADC參數(shù)，請檢查應(yīng)用最小電源下的性能，以了解其是否滿足您的性能要求。

當電源變化時，例如直接電池連接，某些參數(shù)值可能會在整個電源電壓范圍內(nèi)發(fā)生變化。電源抑制比（PSRR）是一種衡量標準，但也要尋找具有單位*/V電源的任何參數(shù)。

可能受電源變化影響的其他參數(shù)包括增益和失調(diào)誤差。請記住，電源變化的影響取決于ADC。某些ADC可能會進行子穩(wěn)壓（例如，使用內(nèi)部LDO），以始終具有獨立于器件電源的相同電壓電源。

時鐘。MCU中的ADC通常具有可配置的時鐘源。時鐘抖動越高，非直流信號的信噪比 （SNR） 越低。內(nèi)部振蕩器通常具有最高的抖動，而外部時鐘具有最低的抖動。內(nèi)部振蕩器是低電流和低成本解決方案的首選，只要抖動不會降低低于所需性能的性能。MCU數(shù)據(jù)手冊通常沒有規(guī)定內(nèi)部時鐘的抖動?？梢匀萑痰亩秳恿咳Q于應(yīng)用。您將需要更多詳細信息來了解如何為您的應(yīng)用選擇合適的時鐘，我們將在第 2 部分中介紹。

引用。大多數(shù)MCU ADC提供內(nèi)部基準電壓源，或支持使用外部基準電壓源。外部基準提供更高的性能，但會增加成本，并且通常具有更高的電流。第 2 部分將詳細介紹，以幫助您為應(yīng)用選擇正確的參考源。

無論選擇哪種基準電壓源，如果集成ADC支持輸入基準電壓的范圍，那么了解基準電壓電平如何影響性能非常重要。選擇較低的基準電壓可減小最低有效位（LSB）的大小，從而減小整體（滿量程）范圍，從而解決較小的電壓變化。通過基準電壓電平的信號降低會影響性能，如公式1所示：

其中SIGNAL是小于或等于基準電壓的滿量程ADC輸入。

圖2顯示了SNR如何隨著基準電壓的降低而降低。在相同的噪聲下，當信號較小時（在基準電壓較低的情況下），SNR較低。因此，為了最大限度地提高性能，請記住ADC的全動態(tài)范圍;如有必要，對ADC輸入進行預(yù)調(diào)理或放大，以使用整個ADC動態(tài)范圍。

在無法使用放大器的情況下，請選擇大于最大輸入信號的最小參考電壓電平。例如，如果輸入信號為1.9V，并且有2V和4V的基準電壓源可用，則與直接使用2V基準測量1.9V相比，將輸入放大2倍并使用4V基準將提供更好的SNR。例如，如果ADC輸入信號為0V至1.9V，則2V基準優(yōu)于2.5V基準。

結(jié)論

第一部分重點介紹了影響ADC性能的不同配置和組件。配置因設(shè)備而異，在做出組件決策時，您需要了解這些配置。然而，除了配置之外，還有一些ADC的基本組件需要更詳細地探索，這些組件與所有MCU相關(guān)。在第2部分中，我們將探討ADC時鐘和基準電壓源選項。

審核編輯：郭婷