密度提升近3倍，高NA EUV光刻機(jī)有何玄機(jī)
電子發(fā)燒友網(wǎng)報(bào)道（文/周凱揚(yáng)）到了3nm這個(gè)工藝節(jié)點(diǎn)之后，單靠現(xiàn)有的0.33NA EUV光刻機(jī)就很難維系下去了。為了實(shí)現(xiàn)2nm乃至未來的埃米級(jí)工藝，將晶體管密度推向1000MTr/mm2，全面投入使用高NA EUV光刻機(jī)已經(jīng)勢(shì)在必行了。據(jù)了解，一臺(tái)高NA EUV的光刻機(jī)成本就可能達(dá)到3.2億美元，這樣一個(gè)天價(jià)的光刻系統(tǒng)究竟能帶來哪些優(yōu)勢(shì)，又存在哪些挑戰(zhàn)呢？
規(guī)模和密度的平衡，我們?yōu)槭裁葱枰?/strong>NA光刻機(jī)？
從今年發(fā)布的不少新品來看，即便工藝沒有太大的變化，芯片的性能仍在穩(wěn)步提升，有的是從架構(gòu)上找到了創(chuàng)新，有的選擇了改善帶寬之類的性能。但我們也都能看出，其中有一部分產(chǎn)品選擇了走大規(guī)模的路線，比如蘋果的M1 Ultra。這種方式雖然增加了功耗，但對(duì)于那些對(duì)功耗并不敏感的產(chǎn)品來說，似乎也是可行的一種思路，那么我們真的有必要用到更貴的高NA EUV光刻機(jī)進(jìn)一步提升密度嗎？
這個(gè)問題的答案其實(shí)不言而喻了，英特爾、臺(tái)積電等晶圓廠提前預(yù)訂的高NA EUV光刻機(jī)訂單已經(jīng)證明了它的重要性。歸根結(jié)底還是我們的晶體管密度需求仍在不斷攀升，但我們需要明白這個(gè)需求并不是線性增長的。
新世紀(jì)的20年代，很可能成為深度技術(shù)發(fā)展的黃金十年，比如邊緣AI芯片、基于CMOS的NIR/SWIR成像器、光電集成的片上激光雷達(dá)等等。你可以說推動(dòng)工藝發(fā)展最大的功臣是智能手機(jī)芯片，但其他應(yīng)用對(duì)高密度的需求同樣不可小覷，因?yàn)檫@對(duì)它們來說也就意味著更高的存儲(chǔ)容量和帶寬、更高的算力。
如今的深度學(xué)習(xí)在大規(guī)模模型的爆發(fā)下，所需算力每幾個(gè)月就會(huì)翻一番，但現(xiàn)在能效比已經(jīng)成了優(yōu)先級(jí)更高的指標(biāo)，要想同時(shí)滿足性能和算力的話，主要方法有四種：一是換一種系統(tǒng)級(jí)計(jì)算架構(gòu)，比如DSA架構(gòu)；二是充分利用3D設(shè)計(jì)，也就是我們常說的3D封裝和堆疊技術(shù)；三是從晶體管架構(gòu)上創(chuàng)新，譬如納米管、納米片、CFET和原子溝道等；第四個(gè)則是目前看來最快捷的一條路線，通過光刻技術(shù)的發(fā)展直接提升密度。
高NA光刻機(jī)帶來的優(yōu)勢(shì)
固然高NA EUV光刻機(jī)能夠讓我們挺進(jìn)下一工藝節(jié)點(diǎn)，但它帶來的好處并不只是增加晶體管密度。先從技術(shù)價(jià)值上來說，0.55的大數(shù)值孔徑與0.33相比，可以實(shí)現(xiàn)尺寸減小2/5的特征圖形，將密度提升2.9倍。其次，高NA EUV光刻機(jī)帶來了更高的成像對(duì)比度，從而極大改善線寬均勻性，在更少的光刻膠劑量下實(shí)現(xiàn)更少的條紋變化。
光刻機(jī)晶體管密度的變化趨勢(shì) / ASML
對(duì)于使用光刻機(jī)的晶圓廠來說，以上的優(yōu)勢(shì)減少了多重光刻的需要，也減少了光刻膠的劑量使用，從而降低了整體成本。其次，由于工序的簡化，曝光后光刻膠圖形邊緣與設(shè)計(jì)圖形之間的邊緣放置誤差也一并減少了。這也一并導(dǎo)致了掩膜處理周期的減少，極大提高整個(gè)晶圓廠的運(yùn)轉(zhuǎn)效率。
有突破就有挑戰(zhàn)
既然高NA EUV光刻機(jī)有這么多好處，ASML為何還不加快進(jìn)度將其造出來，而是要等到2024年才能出貨呢？答案是目前看來，這類光刻機(jī)的制造和應(yīng)用都面臨著不小的挑戰(zhàn)，以至于在2025年大規(guī)模投入都存在一定阻礙。
0.33NA之后所需的光刻膠厚度 / IMEC
我們先從光刻膠說起，高NA EUV光刻機(jī)需要用到更薄的光刻膠，比如小于20nm，這樣才能維持2：1這一理想的線高寬比。否則因?yàn)楦蟮暮穸?，就?huì)超過這一比例，在曝光階段容易因?yàn)橹匦淖兓l(fā)光刻膠塌陷。除了需要超薄、超高分辨率的光刻膠，還要考慮引入的隨機(jī)效應(yīng)，這種隨機(jī)效應(yīng)會(huì)導(dǎo)致不必要的失效和特征圖形粗糙度，從而影響到芯片的性能，甚至可能會(huì)使整個(gè)系統(tǒng)失效。
再者就是高NA EUV光刻機(jī)需要用到的新光掩膜，光掩膜對(duì)于芯片的制造來說至關(guān)重要，因?yàn)樗拿靼祬^(qū)域內(nèi)保存著設(shè)備成品所需的設(shè)計(jì)布局信息。隨著特征圖形尺寸的減小，與理想光掩膜之間的偏差對(duì)最終晶圓圖案的影響也在增加。
為禍作亂者之一就是光掩膜的3D效應(yīng)，比如EUV中，光線以6°的入射角擊中光掩膜，以此產(chǎn)生的反射可能會(huì)產(chǎn)生屏蔽，從而因?yàn)楣庋谀さ木壒试诰A上產(chǎn)生成像誤差。所以必須開發(fā)新的變形光掩膜技術(shù)及規(guī)范，才能減輕3D效應(yīng)帶來的影響。
小結(jié)
在更高的芯片性能需求下，轉(zhuǎn)向高NA的EUV光刻機(jī)已是必然，這類光刻系統(tǒng)也能徹底釋放現(xiàn)代晶體管結(jié)構(gòu)創(chuàng)新的潛力，引領(lǐng)我們走向埃米時(shí)代。但我們也不能就此忘記剛引入EUV光刻機(jī)時(shí)的教訓(xùn)，3年后ASML的高NA EUV實(shí)現(xiàn)高密度已經(jīng)是定數(shù)，但良率和產(chǎn)量問題才是這套系統(tǒng)交付后最大的問題。
規(guī)模和密度的平衡，我們?yōu)槭裁葱枰?/strong>NA光刻機(jī)？
從今年發(fā)布的不少新品來看，即便工藝沒有太大的變化，芯片的性能仍在穩(wěn)步提升，有的是從架構(gòu)上找到了創(chuàng)新，有的選擇了改善帶寬之類的性能。但我們也都能看出，其中有一部分產(chǎn)品選擇了走大規(guī)模的路線，比如蘋果的M1 Ultra。這種方式雖然增加了功耗，但對(duì)于那些對(duì)功耗并不敏感的產(chǎn)品來說，似乎也是可行的一種思路，那么我們真的有必要用到更貴的高NA EUV光刻機(jī)進(jìn)一步提升密度嗎？
這個(gè)問題的答案其實(shí)不言而喻了，英特爾、臺(tái)積電等晶圓廠提前預(yù)訂的高NA EUV光刻機(jī)訂單已經(jīng)證明了它的重要性。歸根結(jié)底還是我們的晶體管密度需求仍在不斷攀升，但我們需要明白這個(gè)需求并不是線性增長的。
新世紀(jì)的20年代，很可能成為深度技術(shù)發(fā)展的黃金十年，比如邊緣AI芯片、基于CMOS的NIR/SWIR成像器、光電集成的片上激光雷達(dá)等等。你可以說推動(dòng)工藝發(fā)展最大的功臣是智能手機(jī)芯片，但其他應(yīng)用對(duì)高密度的需求同樣不可小覷，因?yàn)檫@對(duì)它們來說也就意味著更高的存儲(chǔ)容量和帶寬、更高的算力。
如今的深度學(xué)習(xí)在大規(guī)模模型的爆發(fā)下，所需算力每幾個(gè)月就會(huì)翻一番，但現(xiàn)在能效比已經(jīng)成了優(yōu)先級(jí)更高的指標(biāo)，要想同時(shí)滿足性能和算力的話，主要方法有四種：一是換一種系統(tǒng)級(jí)計(jì)算架構(gòu)，比如DSA架構(gòu)；二是充分利用3D設(shè)計(jì)，也就是我們常說的3D封裝和堆疊技術(shù)；三是從晶體管架構(gòu)上創(chuàng)新，譬如納米管、納米片、CFET和原子溝道等；第四個(gè)則是目前看來最快捷的一條路線，通過光刻技術(shù)的發(fā)展直接提升密度。
高NA光刻機(jī)帶來的優(yōu)勢(shì)
固然高NA EUV光刻機(jī)能夠讓我們挺進(jìn)下一工藝節(jié)點(diǎn)，但它帶來的好處并不只是增加晶體管密度。先從技術(shù)價(jià)值上來說，0.55的大數(shù)值孔徑與0.33相比，可以實(shí)現(xiàn)尺寸減小2/5的特征圖形，將密度提升2.9倍。其次，高NA EUV光刻機(jī)帶來了更高的成像對(duì)比度，從而極大改善線寬均勻性，在更少的光刻膠劑量下實(shí)現(xiàn)更少的條紋變化。
光刻機(jī)晶體管密度的變化趨勢(shì) / ASML
對(duì)于使用光刻機(jī)的晶圓廠來說，以上的優(yōu)勢(shì)減少了多重光刻的需要，也減少了光刻膠的劑量使用，從而降低了整體成本。其次，由于工序的簡化，曝光后光刻膠圖形邊緣與設(shè)計(jì)圖形之間的邊緣放置誤差也一并減少了。這也一并導(dǎo)致了掩膜處理周期的減少，極大提高整個(gè)晶圓廠的運(yùn)轉(zhuǎn)效率。
有突破就有挑戰(zhàn)
既然高NA EUV光刻機(jī)有這么多好處，ASML為何還不加快進(jìn)度將其造出來，而是要等到2024年才能出貨呢？答案是目前看來，這類光刻機(jī)的制造和應(yīng)用都面臨著不小的挑戰(zhàn)，以至于在2025年大規(guī)模投入都存在一定阻礙。
0.33NA之后所需的光刻膠厚度 / IMEC
我們先從光刻膠說起，高NA EUV光刻機(jī)需要用到更薄的光刻膠，比如小于20nm，這樣才能維持2：1這一理想的線高寬比。否則因?yàn)楦蟮暮穸?，就?huì)超過這一比例，在曝光階段容易因?yàn)橹匦淖兓l(fā)光刻膠塌陷。除了需要超薄、超高分辨率的光刻膠，還要考慮引入的隨機(jī)效應(yīng)，這種隨機(jī)效應(yīng)會(huì)導(dǎo)致不必要的失效和特征圖形粗糙度，從而影響到芯片的性能，甚至可能會(huì)使整個(gè)系統(tǒng)失效。
再者就是高NA EUV光刻機(jī)需要用到的新光掩膜，光掩膜對(duì)于芯片的制造來說至關(guān)重要，因?yàn)樗拿靼祬^(qū)域內(nèi)保存著設(shè)備成品所需的設(shè)計(jì)布局信息。隨著特征圖形尺寸的減小，與理想光掩膜之間的偏差對(duì)最終晶圓圖案的影響也在增加。
為禍作亂者之一就是光掩膜的3D效應(yīng)，比如EUV中，光線以6°的入射角擊中光掩膜，以此產(chǎn)生的反射可能會(huì)產(chǎn)生屏蔽，從而因?yàn)楣庋谀さ木壒试诰A上產(chǎn)生成像誤差。所以必須開發(fā)新的變形光掩膜技術(shù)及規(guī)范，才能減輕3D效應(yīng)帶來的影響。
小結(jié)
在更高的芯片性能需求下，轉(zhuǎn)向高NA的EUV光刻機(jī)已是必然，這類光刻系統(tǒng)也能徹底釋放現(xiàn)代晶體管結(jié)構(gòu)創(chuàng)新的潛力，引領(lǐng)我們走向埃米時(shí)代。但我們也不能就此忘記剛引入EUV光刻機(jī)時(shí)的教訓(xùn)，3年后ASML的高NA EUV實(shí)現(xiàn)高密度已經(jīng)是定數(shù)，但良率和產(chǎn)量問題才是這套系統(tǒng)交付后最大的問題。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
光刻機(jī)
+關(guān)注
關(guān)注
31文章
1198瀏覽量
48822 -
EUV
+關(guān)注
關(guān)注
8文章
614瀏覽量
88640
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
中國打造自己的EUV光刻膠標(biāo)準(zhǔn)！
其他工藝器件的參與才能保障芯片的高良率。 ? 以光刻膠為例，這是決定芯片 圖案能否被精準(zhǔn) 刻下來的“感光神經(jīng)膜”。并且隨著芯片步入 7nm及以下先進(jìn)制程芯片 時(shí)代，不僅需要EUV光刻機(jī)
俄羅斯亮劍：公布EUV光刻機(jī)路線圖，挑戰(zhàn)ASML霸主地位？
? 電子發(fā)燒友網(wǎng)報(bào)道（文/吳子鵬）?在全球半導(dǎo)體產(chǎn)業(yè)格局中，光刻機(jī)被譽(yù)為 “半導(dǎo)體工業(yè)皇冠上的明珠”，而極紫外（EUV）光刻技術(shù)更是先進(jìn)制程芯片制造的核心。長期以來，荷蘭 ASML 公司幾乎壟斷
澤攸科技 | EBL和EUV光刻機(jī)有何區(qū)別？如何影響半導(dǎo)體行業(yè)？
從技術(shù)路徑上看，電子束光刻和大家熟悉的EUV光刻并不是同一類問題的解法。電子束光刻本質(zhì)上是一種直接寫入技術(shù)，利用聚焦電子束在抗蝕劑上逐點(diǎn)曝光，通過電磁控制精確描繪圖形。這種方式不依賴掩
國產(chǎn)高精度步進(jìn)式光刻機(jī)順利出廠
近日，深圳穩(wěn)頂聚芯技術(shù)有限公司（簡稱“穩(wěn)頂聚芯”）宣布，其自主研發(fā)的首臺(tái)國產(chǎn)高精度步進(jìn)式光刻機(jī)已成功出廠，標(biāo)志著我國在半導(dǎo)體核心裝備領(lǐng)域取得新進(jìn)展。 此次穩(wěn)頂聚芯出廠的步進(jìn)式光刻機(jī)屬于WS180i
【「AI芯片：科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)
%。至少將GAA納米片提升幾個(gè)工藝節(jié)點(diǎn)。
2、晶背供電技術(shù)
3、EUV光刻機(jī)與其他競爭技術(shù)
光刻技術(shù)是制造
發(fā)表于 09-15 14:50
EUV光刻膠材料取得重要進(jìn)展
電子發(fā)燒友網(wǎng)綜合報(bào)道 隨著集成電路工藝的不斷突破， 當(dāng)制程節(jié)點(diǎn)持續(xù)向7nm及以下邁進(jìn)，傳統(tǒng)的光刻技術(shù)已難以滿足高精度、高密度的制造需求，此時(shí)，波長13.5nm的極紫外（EUV）光刻技術(shù)
光刻機(jī)實(shí)例調(diào)試#光刻機(jī) #光學(xué) #光學(xué)設(shè)備
光刻機(jī)
jf_90915507
發(fā)布于 :2025年08月05日 09:37:57
ASML官宣：更先進(jìn)的Hyper NA光刻機(jī)開發(fā)已經(jīng)啟動(dòng)
電子發(fā)燒友網(wǎng)綜合報(bào)道，日前，ASML 技術(shù)高級(jí)副總裁 Jos Benschop 表示，ASML 已攜手光學(xué)組件獨(dú)家合作伙伴蔡司，啟動(dòng)了 5nm 分辨率的 Hyper NA 光刻機(jī)開發(fā)。這一舉措標(biāo)志著
發(fā)表于 06-29 06:39
?1951次閱讀
電子直寫光刻機(jī)駐極體圓筒聚焦電極
電子直寫光刻機(jī)駐極體圓筒聚焦電極
隨著科技進(jìn)步，對(duì)電子顯微鏡的精度要求越來越高。電子直寫光刻機(jī)的精度與電子波長和電子束聚焦后的焦點(diǎn)直徑有關(guān)，電子波長可通過增加加速電極電壓來減小波長，而電子束聚焦后
發(fā)表于 05-07 06:03
成都匯陽投資關(guān)于光刻機(jī)概念大漲，后市迎來機(jī)會(huì)
【2025年光刻機(jī)市場(chǎng)的規(guī)模預(yù)計(jì)為252億美元】 光刻機(jī)作為半導(dǎo)體制造過程中價(jià)值量和技術(shù)壁壘最高的設(shè)備之一，其在半導(dǎo)體制造中的重要性不言而喻。 目前，全球市場(chǎng)對(duì)光刻機(jī)的需求持續(xù)增長，尤其是在先
不只依賴光刻機(jī)！芯片制造的五大工藝大起底！
在科技日新月異的今天，芯片作為數(shù)字時(shí)代的“心臟”，其制造過程復(fù)雜而精密，涉及眾多關(guān)鍵環(huán)節(jié)。提到芯片制造，人們往往首先想到的是光刻機(jī)這一高端設(shè)備，但實(shí)際上，芯片的成功制造遠(yuǎn)不止依賴光刻機(jī)這一單一工具。本文將深入探討芯片制造的五大關(guān)鍵工藝，揭示這些工藝如何協(xié)同工作，共同鑄就了
EUV光刻技術(shù)面臨新挑戰(zhàn)者
? EUV光刻有多強(qiáng)？目前來看，沒有EUV光刻，業(yè)界就無法制造7nm制程以下的芯片。EUV光刻機(jī)
什么是光刻機(jī)的套刻精度
在芯片制造的復(fù)雜流程中，光刻工藝是決定晶體管圖案能否精確“印刷”到硅片上的核心環(huán)節(jié)。而光刻Overlay(套刻精度)，則是衡量光刻機(jī)將不同層電路圖案對(duì)準(zhǔn)精度的關(guān)鍵指標(biāo)。簡單來說，它就像建造摩天大樓
新型激光技術(shù)有望大幅提升芯片制造效率
約十倍。這一突破可能為新一代“超越 EUV”的光刻系統(tǒng)鋪平道路，從而以更快的速度和更低的能耗制造芯片。 當(dāng)前，EUV 光刻系統(tǒng)的能耗問題備受
工商網(wǎng)監(jiān)
評(píng)論