電子發(fā)燒友網報道（文/黃晶晶）隨著芯片的規(guī)模和復雜度越來越高，對芯片的驗證要求隨之增加。芯片驗證工作已經占用了整個開發(fā)流程的70%時間和資源，成為實際上的瓶頸。如何更有效地完成芯片所有功能的驗證成為最大的挑戰(zhàn)。面對當前數字芯片驗證面臨的問題，國產EDA也在發(fā)力，并提出了新的思路。

作為本土EDA廠商芯華章在業(yè)界最早提出敏捷驗證的概念和EDA2.0戰(zhàn)略。前不久，芯華章正式推出HuaPro驗證系統(tǒng)的第二代產品—HuaPro P2E雙模硬件驗證系統(tǒng)。加上之前發(fā)布的5個產品和一個平臺，進一步完善數字芯片前端驗證的全流程布局。

原型驗證與硬件仿真的融合

此前芯華章就推出了HuaPro驗證系統(tǒng)第一代產品，此次發(fā)布的HuaPro P2E雙模硬件驗證系統(tǒng)全面改進EDA驗證流程中的硬件仿真環(huán)節(jié)，彌補硬件仿真與原型驗證之間的割裂，縮短芯片驗證周期。

芯華章科技首席技術官傅勇表示，目前整個驗證里有三個主要的核心產品，包括邏輯仿真、硬件仿真、原型驗證。傳統(tǒng)上需求使用不同的工具完成不同的驗證目標。我們認為使用統(tǒng)一的數據庫和調試分析，在流程流轉時將極大地提升驗證效率，或者說實現敏捷驗證。

這款雙模產品，解決了原型驗證與硬件仿真的融合難題，幫助開發(fā)團隊突破了傳統(tǒng)軟硬件驗證工具的割裂限制問題。傅勇介紹，這個產品的研發(fā)從前期論證、整體構架，是芯華章接近200多位優(yōu)秀的工程師，花費兩年的大力投入所研發(fā)出來的。希望會是今后十年劃時代的產品。

芯華章科技首席市場戰(zhàn)略官謝仲輝在接受采訪時表示，芯華章正逐步從0到1，慢慢地為我們最終的目標努力。我們的發(fā)展思路不僅僅是me too，因為我們是后來者，所以我們更一定要站在更高的技術起點，做有差異化的產品。在實現下一代EDA 2.0之前，我們必須在目前主流的方法學上做差異化，來滿足市場落地的要求。透過這款產品的發(fā)布，現在我們已經基本滿足了全流程的數字系統(tǒng)驗證產品的國產替代需要，甚至提供了額外的創(chuàng)新價值。

HuaPro P2E雙模硬件驗證系統(tǒng)有哪些特點？

硬件仿真以系統(tǒng)級調試為主要目的，是傳統(tǒng)邏輯仿真的1000X，可以快速優(yōu)化穩(wěn)定芯片設計，而原型驗證則是在芯片設計方案基本穩(wěn)定后，以軟硬件集成驗證和軟件開發(fā)服務為目的。HuaPro P2E雙模硬件驗證系統(tǒng)將硬件仿真與原型驗證做了很好的融合。

芯華章科技硬件驗證平臺部研發(fā)副總裁陳蘭兵解析，HuaPro P2E在上一代P1系統(tǒng)的基礎上，性能全面提升。目前它的單機容量是P1的3.2倍，高達1.6億門容量，并支持多機到多機柜的級聯，有效支持上百顆FPGA的超大型硬件驗證系統(tǒng)；同時配備大容量64GB DDR4內存用于調試和仿真，單端IO性能進一步提升至1.6Gbps的領先水平?；谛救A章自研的HPE Compiler，支持一鍵式實現流程，縮短驗證周期30%-50%，運行性能提高40%。
樺捷HuaPro P2E是基于統(tǒng)一的軟件平臺和統(tǒng)一硬件平臺，從而實現有效的創(chuàng)新雙模工作形式，硬件仿真模式下支持高達7千多個全信號互連，全信號不限深度的調試，以及各種虛擬驗證方案。在原型驗證模式下，通過一鍵式原型驗證流程可以大大縮短驗證時間，在超大規(guī)模SOC設計可以實現高達10MHz的仿真速率，以滿足軟件開發(fā)調試需求，同時還有豐富的接口解決方案。

這種創(chuàng)新的雙模工作方式最重要的是，可以在綜合、編譯、驗證方案構建、用戶腳本、調試等階段，能最大程度的復用技術模塊和中間結果，并使用統(tǒng)一用戶界面，從而實現原型驗證和硬件仿真絲滑的無縫集成，實現了一機兩用，在節(jié)約用戶成本的同時，還能大大提高驗證效率。

真正的原型驗證產品應該是一種由專業(yè)EDA軟件和硬件平臺緊密結合的系統(tǒng)產品。特別是復雜和大規(guī)模的SoC和Chiplet設計，更需要配套齊全的專業(yè)EDA軟件，經過一系列綜合編譯調試步驟，才能完全滿足超大系統(tǒng)的原型驗證需求。在整個原型驗證里面，芯華章P2E提供了自研的智能HPE Compiler，支持用戶一鍵實現FPGA原型驗證，包括vSyn、vCom和vDbg三大模塊，也是目前國內率先發(fā)布的全套獨立自主開發(fā)的硬件驗證EDA解決方案。

他進一步分析，硬件仿真使用模式的核心價值在于調試。硬件仿真模式下，P2E的軟硬件架構支持全信號的讀寫和波形抓取功能, 這也是硬件仿真最重要的功能點；而可編程的動態(tài)觸發(fā)器也給自動化調試帶來了強大的手段。

基于全信號訪問的架構和動態(tài)觸發(fā)功能，用戶可以在調試中使用基于DDR的物理探針或流式探針，抓取信號數據；其PCIE接口，低延時高帶寬，既可以滿足大量數據下載，還可以滿足虛擬軟硬件仿真需求。還可以使用方便的后門讀寫功能實時修改數據，全系統(tǒng)save、restore功能可以大大減少調試中的重復性工作。

正是這些豐富的調試能力，加上不限數量的自動時鐘生成，以及可支持高達數十億門設計容量，使HuaPro P2E原型驗證件與硬件仿真雙模工作模式成為可能。

P2E作為芯華章智V驗證平臺的一部分，同樣支持芯華章創(chuàng)新的XEDB數據文件，XEDB帶來了高達8倍的壓縮率，讀寫速度快至4倍，通過智V驗證平臺，P2E可以與芯華章的調試工具深度集成。

Fusion Debug采用了分布式、多線程架構，由創(chuàng)新的設計推理引擎和高性能分析引擎提供動力，可輕松進行信號連接跟蹤和故障分析。同時它提供了實用的圖形界面以及豐富的調試功能。Fusion Debug調試工具和P2E硬件驗證系統(tǒng)的深度結合，讓P2E如虎添翼，給系統(tǒng)級芯片設計驗證的客戶提供了強大的整體方案。

創(chuàng)新的敏捷驗證理念

芯華章率先在EDA行業(yè)提出敏捷驗證這個詞，也在用產品踐行這一理念。對于提出敏捷驗證的原因，傅勇認為目前70%的設計驗證時間都花費在RTL驗證上，這是我們首先需要解決的市場痛點。在IP驗證后進行系統(tǒng)級驗證時如何把后道驗證環(huán)節(jié)工作提前是一個重點。敏捷驗證包括快速迭代、提早進行系統(tǒng)級驗證、統(tǒng)一的數據和調試手段三個非常重要的核心要素。芯華章目前沿著這三個方向推進，同時也希望更多IC公司、系統(tǒng)公司共同開放思想、通力合作，推進推進敏捷驗證的實現。

他分析，在芯片開發(fā)周期的所有階段——包括架構、模塊設計、綜合、系統(tǒng)集成、軟件開發(fā)和物理設計階段，都會引入錯誤，而且很多錯誤是無法在當前階段完全發(fā)現和解決的。這個背景也非常符合敏捷理念所面對的問題：用更快更完善的迭代流程，讓設計和驗證更“敏捷”地進入下一階段，才能更早發(fā)現每個模塊在后期階段才能暴露出的潛在問題。

這可以有效降低對驗證工程師的綜合性要求，并減輕驗證中的開發(fā)工作量，復用更多現有的軟件生態(tài)，并在邏輯無關的底層實現級更多使用形式化驗證、驗證IP復用等方法自動驗證。同時，未來chiplet多芯粒芯片的發(fā)展目標，也會逐步降低對電路實現層驗證的需求，而逐漸加大對系統(tǒng)軟件層面功能和性能驗證的比重。

謝仲輝也表示敏捷驗證是工程解決的方法學，要解決他怎樣落地的問題。比如透過芯華章的場景驗證工具，產生統(tǒng)一的測試用例；我們的形式驗證工具，能借用數學方法更好更快的迭代；我們用更高速的邏輯仿真器，能更早的把場景導入，甚至我們雙模的原型系統(tǒng)更早地把大規(guī)模驗證的原型系統(tǒng)導入，這已經是我們走向敏捷驗證，甚至走向EDA2.0的做法。

芯華章也在積極地做很多前沿領域的研究。解決一些關鍵路徑問題，比如新的方法學，新的算法，用新的異構底層計算算力來賦能EDA、AI模型、數據保護等等。


小結：

可以說芯華章是國內領先的專注數字驗證領域的EDA公司，隨著產品的完善、平臺的壯大以及差異化的優(yōu)勢，無論在技術實力還是市場認可度方面，芯華章的步伐都更加穩(wěn)健。然而在謝仲輝看來，國產EDA的發(fā)展依然不能單打獨斗。他說，芯華章的EDA 2.0里面提出建立開放的標準，通過平臺化加強合作。打造開放接口，引入其他EDA驗證工具，匯集IC企業(yè)、合作伙伴、客戶等形成生態(tài)共生，才能真正壯大國產EDA平臺。