chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence Allegro在PCB中手動(dòng)或者自動(dòng)添加差分對(duì)屬性

凡億PCB ? 來源:未知 ? 2022-12-16 08:00 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Cadence AllegroPCB中手動(dòng)或者自動(dòng)添加差分對(duì)屬性

設(shè)計(jì)PCB過程中,若設(shè)計(jì)中有差分對(duì)信號(hào),則需要將是差分的2個(gè)信號(hào)設(shè)置為差分對(duì),設(shè)置差分對(duì)有2種方式:手動(dòng)添加及自動(dòng)添加

一、手動(dòng)添加差分對(duì):

1、點(diǎn)擊Setup-Constraints-Constraint Manager調(diào)出CM規(guī)則管理器,然后到Physical規(guī)則管理器下點(diǎn)擊Net-All Layers,然后在右側(cè)欄中選中2根需要設(shè)置為差分對(duì)的信號(hào),按Ctrl鍵全選中后右擊,選擇Create-Differential Pair,如圖1所示;

94eebade-7cd1-11ed-8abf-dac502259ad0.png

圖1 創(chuàng)建差分對(duì)圖示

2、在彈出的對(duì)話框中設(shè)置好差分對(duì)的名稱,點(diǎn)擊Create,即可創(chuàng)建差分對(duì)規(guī)則,如圖2所示;

950239f6-7cd1-11ed-8abf-dac502259ad0.png

圖2 Create Differential Pair選項(xiàng)卡

3、創(chuàng)建后即可在此管理器中生成差分對(duì),如圖3所示。

9512a534-7cd1-11ed-8abf-dac502259ad0.png

圖3 手動(dòng)創(chuàng)建的差分對(duì)圖示

二、自動(dòng)生成差分對(duì):

1、可以從上述步驟中的Create Differential Pair選項(xiàng)卡中點(diǎn)擊Auto Setup選項(xiàng),如圖4所示;

95249582-7cd1-11ed-8abf-dac502259ad0.png

圖4Create Differential Pair選項(xiàng)卡

2、在彈出的對(duì)話框中,在Filter的2個(gè)對(duì)話框中輸入差分對(duì)的后綴(一般是“+、-”或者“P、N”),如圖5所示;

953412b4-7cd1-11ed-8abf-dac502259ad0.png

圖5Differential Pair Automatic Setup選項(xiàng)卡

3、輸入后,在Prefix的框中點(diǎn)擊一下,軟件會(huì)自動(dòng)將識(shí)別出來的差分信號(hào)列在其下的方框內(nèi),如圖6所示;

95475b80-7cd1-11ed-8abf-dac502259ad0.png

圖6Differential Pair Automatic Setup選項(xiàng)卡

4、然后點(diǎn)擊Create,即可自動(dòng)將設(shè)計(jì)中的差分對(duì)自動(dòng)創(chuàng)建好并且會(huì)生成Log結(jié)果列表,如圖7所示。

955ae65a-7cd1-11ed-8abf-dac502259ad0.png

圖7Diff Pairs Automatic Setup Log File圖示

聲明: 本文凡億教育原創(chuàng)文章,轉(zhuǎn)載請(qǐng)注明來源!投稿/招聘/廣告/課程合作/資源置換請(qǐng)加微信:1323741820795745ed2-7cd1-11ed-8abf-dac502259ad0.png ? ?分享點(diǎn)贊在看“三連”支持! 點(diǎn)擊“閱讀原文”查看更多干貨文章


原文標(biāo)題:Cadence Allegro在PCB中手動(dòng)或者自動(dòng)添加差分對(duì)屬性

文章出處:【微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4391

    文章

    23727

    瀏覽量

    420437

原文標(biāo)題:Cadence Allegro在PCB中手動(dòng)或者自動(dòng)添加差分對(duì)屬性

文章出處:【微信號(hào):FANYPCB,微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    原理圖手動(dòng)連線太繁瑣,自動(dòng)連線來救場(chǎng)!

    原理圖繪圖中有比較多且繁瑣的操作,還極其容易出錯(cuò)。比如:1.逐條網(wǎng)絡(luò)命名:原理圖中為大量重要的電源、時(shí)鐘、分對(duì)網(wǎng)絡(luò)手動(dòng)添加有意義的名稱(
    的頭像 發(fā)表于 11-10 18:30 ?405次閱讀
    原理圖<b class='flag-5'>手動(dòng)</b>連線太繁瑣,<b class='flag-5'>自動(dòng)</b>連線來救場(chǎng)!

    2025 Cadence 中國技術(shù)巡回研討會(huì)即將開啟 ——系統(tǒng)設(shè)計(jì)與分析專場(chǎng)研討會(huì)(上海站)

    Cadence PCB 設(shè)計(jì)與封裝設(shè)計(jì)及多物理場(chǎng)分析的前沿進(jìn)展,聚焦 Allegro X、Sigrity、Optimality、Celsius、Clarity 等工具的創(chuàng)新應(yīng)用,
    的頭像 發(fā)表于 10-20 16:09 ?511次閱讀
    2025 <b class='flag-5'>Cadence</b> 中國技術(shù)巡回研討會(huì)即將開啟 ——系統(tǒng)設(shè)計(jì)與分析專場(chǎng)研討會(huì)(上海站)

    技術(shù)資訊 I Allegro PCB 如何快速布局

    本文要點(diǎn)PCB布局的核心是“信號(hào)流”和“電源流”,常規(guī)的手動(dòng)拖拽,容易忙中出錯(cuò),茫茫飛線里玩“一起來找茬”,眼睛都快要瞅瞎了,僅為了找一個(gè)電容R1該放置
    的頭像 發(fā)表于 09-26 23:31 ?3897次閱讀
    技術(shù)資訊 I <b class='flag-5'>在</b> <b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b> <b class='flag-5'>中</b>如何快速布局

    技術(shù)資訊 I Allegro PCB 設(shè)計(jì)布線優(yōu)化

    本文要點(diǎn)作為一名資深的電子設(shè)計(jì)工程師,Allegro中將走線優(yōu)化好、散熱調(diào)整好、阻抗控制精準(zhǔn),能夠?yàn)楹笃谡{(diào)試和改板省下不少心力,好處就不用多說了!上期我們介紹了如何利用約束管理器去約束我們的走線
    的頭像 發(fā)表于 09-12 16:07 ?9701次閱讀
    技術(shù)資訊 I <b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b> 設(shè)計(jì)<b class='flag-5'>中</b>布線優(yōu)化

    技術(shù)資訊 I Allegro設(shè)計(jì)的過孔陣列設(shè)計(jì)

    本文要點(diǎn)PCB上的過孔放置是一個(gè)巨大的工程量,可能是給大電流鋪路,可能是給芯片底下散熱,或者是屏蔽用的“銅墻鐵壁”。傳統(tǒng)方式的手動(dòng)一個(gè)個(gè)放,調(diào)間距,對(duì)齊?稍微改個(gè)尺寸或位置,好家伙,全得重來!想想
    的頭像 發(fā)表于 08-22 16:35 ?1424次閱讀
    技術(shù)資訊 I <b class='flag-5'>Allegro</b>設(shè)計(jì)<b class='flag-5'>中</b>的過孔陣列設(shè)計(jì)

    技術(shù)資訊 I 圖文詳解約束管理器-分對(duì)規(guī)則約束

    !Allegro約束管理器搞差分對(duì),簡(jiǎn)直是把高速設(shè)計(jì)的「地獄模式」切換成「新手村」!上期我們介紹了盲/埋孔的使用,本期我們將教會(huì)大家如何使用Cadence的約束管
    的頭像 發(fā)表于 08-08 17:01 ?911次閱讀
    技術(shù)資訊 I 圖文詳解約束管理器-<b class='flag-5'>差</b><b class='flag-5'>分對(duì)</b>規(guī)則約束

    Allegro更新原理圖導(dǎo)入網(wǎng)表后,Xnet混亂何解?

    更新原理圖后導(dǎo)入網(wǎng)表后,Allegro莫名其妙將原本組合好的Xnet的自動(dòng)組合成新的Xnet。這些Xnet是沒有模型存在的(去掉過模型導(dǎo)入的),現(xiàn)在就是組合成一個(gè)Xnet后分設(shè)置
    發(fā)表于 07-25 15:15

    借助Cadence工具簡(jiǎn)化PCB設(shè)計(jì)流程

    本文中,Priya 和 Gopi 分享了如何使用集成到 Allegro X Design 平臺(tái)的 Sigrity X Aurora PCB Analysis 來縮短 PCB 設(shè)計(jì)周期,并提供了有關(guān)他們使用該軟件的經(jīng)驗(yàn)的更多見解。
    的頭像 發(fā)表于 07-01 14:34 ?1597次閱讀

    凡億Allegro Skill字符功能-添加中文字符

    ? ?使用Allegro軟件進(jìn)行PCB設(shè)計(jì)的過程,我們可能會(huì)遇到一個(gè)問題,那就是該軟件并不支持直接放置中文字符,它僅支持英文字符。特別是
    的頭像 發(fā)表于 07-01 11:52 ?2073次閱讀
    凡億<b class='flag-5'>Allegro</b> Skill字符功能-<b class='flag-5'>添加</b>中文字符

    高速PCB設(shè)計(jì)挑戰(zhàn) Allegro Skill布線功能 自動(dòng)創(chuàng)建match_group

    進(jìn)行高速PCB設(shè)計(jì)的過程,常常會(huì)遇到一個(gè)挑戰(zhàn),那就是高速信號(hào)的時(shí)序匹配問題。為了確保信號(hào)的同步到達(dá),設(shè)計(jì)者需要對(duì)特定的高速信號(hào)組進(jìn)行等長設(shè)計(jì)。手動(dòng)進(jìn)行這樣的操作可能會(huì)非常繁瑣且容易
    的頭像 發(fā)表于 06-16 11:54 ?2019次閱讀
    高速<b class='flag-5'>PCB</b>設(shè)計(jì)挑戰(zhàn)  <b class='flag-5'>Allegro</b> Skill布線功能 <b class='flag-5'>自動(dòng)</b>創(chuàng)建match_group

    手動(dòng)添加cubeMX的軟件自動(dòng)生成代碼后,編譯出現(xiàn)’rtthread.elf’:No Such File 的錯(cuò)誤怎么解決?

    手動(dòng)添加cubeMX的軟件自動(dòng)生成代碼后,編譯出現(xiàn)’rtthread.elf’:No Such File 的錯(cuò)誤。
    發(fā)表于 06-12 07:46

    Allegro Skill布線功能-添加分過孔禁布區(qū)

    高速PCB設(shè)計(jì),分過孔之間設(shè)置禁止布線區(qū)域具有重要意義。首先它能有效減少其他信號(hào)線對(duì)分信號(hào)的串?dāng)_,保持
    發(fā)表于 05-28 15:19 ?799次閱讀
    <b class='flag-5'>Allegro</b> Skill布線功能-<b class='flag-5'>添加</b><b class='flag-5'>差</b>分過孔禁布區(qū)

    作為硬件工程師,你用那款PCB 設(shè)計(jì)軟件?超全EDA工具整理!

    Altium Designer 23 Altium Designer 24 Altium Designer 25 2. Cadence Allegro 核心功能: 高端PCB布線工具,支持高密度互連
    發(fā)表于 05-23 13:42

    Cadence SPB OrCAD Allegro22.1安裝包

    包括了Capture原理圖設(shè)計(jì)、PSpice仿真、Alelgro PCB Editor及PCB SI組件?系統(tǒng)需求Cadence SPB 22.1 的安裝包不再支持Windows 7 以及
    發(fā)表于 05-22 16:50 ?6次下載

    Cadence SPB OrCAD Allegro24.1安裝包

    Cadence SPB(Silicon Package Board)是一套電子設(shè)計(jì)自動(dòng)化(EDA)軟件套件,主要用于集成電路、封裝和PCB的設(shè)計(jì)、仿真和驗(yàn)證。它提供了一整套從設(shè)計(jì)到生產(chǎn)的工具,支持
    發(fā)表于 05-22 16:45 ?26次下載