本文要點

作為一名資深的電子設計工程師，在 Allegro中將走線優(yōu)化好、散熱調(diào)整好、阻抗控制精準，能夠為后期調(diào)試和改板省下不少心力，好處就不用多說了！

上期我們介紹了如何利用約束管理器去約束我們的走線；本期我們將教會大家如何更快更精準的優(yōu)化我們的布線。

應用場景

1.兩條甚至多條高速線（例如：時鐘、差分對、高速數(shù)據(jù)線）長距離緊挨著走線時，它們之間會通過電場和磁場產(chǎn)生能量，就需要在布平行線的時候做約束，優(yōu)化布線即在一定程度上減少了串擾，又能夠保證時序。

2.在高速電路設計中，當差分對的布線不對稱、兩根線之間的距離過大時，會造成共模噪聲抑制能力大幅減弱、阻抗失控、導致信號反射、時序偏差等問題。處理未耦合的差分對，優(yōu)化布線能夠調(diào)整間距，實現(xiàn)均勻耦合。

3.在高頻/射頻電路中，走線90°的尖角會像一個微型天線，產(chǎn)生不必要的寄生電容和電感，增加輻射損耗和反射，惡化插入損耗和回波損耗，直接影響射頻性能和功率傳輸效率，因此需要在布線完成后對于整個電路板進行布線優(yōu)化。養(yǎng)成好習慣，能夠讓你的設計水平立竿見影，專業(yè)程度立馬提升。

運行環(huán)境

1、操作系統(tǒng)：Win 11

2、Cadence軟件配置：Allegro X Designer Plus 24.1-2024 P001 [9/4/2024] Windows SPB 64-bit EditionEdition

布線優(yōu)化

1.打開Cadence軟件，選擇產(chǎn)品Allegro X Designer Plus，點擊OK進入軟件。

2.點擊View-Vision Manager，打開Visions窗口界面。

3.在Vision窗口界面下拉選擇Route Vision，啟用布線配置。

4.點擊Configure進行配置，僅勾選（平行間隙小于標準值），當鼠標懸停在勾選對話框時，在界面下方會展示該選項的說明以及相關的圖表。

5.選擇ok進行配置。

6.回到Visions界面，勾選Dynamic Log，可查看不滿足布線要求的值

7.勾選Parallel Gap Less Than并設置平行線之間的標準值為6mil。

8.點擊Viewlog，接著在下方的Vision Report界面就可以查看平行線之間的距離小于標準值的層以及網(wǎng)絡的報告，雙擊報告中的某一項內(nèi)容，allegro會自動定位到未滿足距離要求的走線上。

9.在Visions界面勾選Log Current View Only，當在Allegro的布線界面進行縮放操作時，Vision Report會迅速縮減為僅包含在視圖中顯示的區(qū)域的項目，更好的對布線進行局部優(yōu)化；當我們在視圖中對于布線進行優(yōu)化完成后，走線將由紅色恢復為正常走線顏色，同時動態(tài)日志也會自動更新。

10.也可以來到Visibilityjiamian ,在view對話框下拉選擇File：02_Parallel_Gap，也可以實現(xiàn)快速定位。

幾種布線優(yōu)化命令

1.Non-Optimized Segs：優(yōu)化焊盤之間的布線間距以及走線與焊盤之間的間距。

2.Uncoupled Diff-Pair Segs：未耦合差分對檢查，差分對用于實現(xiàn)相位控制則需要分離和解耦，快速定位解耦線段。

3.Non-ideal Pad Entry：檢查同一網(wǎng)線與引腳之間的間距，以確保在轉彎前各段能正確地從引腳處伸出。

4.90 Degree Corners：識別出那些在設計中通常不被接受的90度拐角。

5.Min Miter/Corner Size：用于確定低于設定參數(shù)的轉角位置，驗證走線中的斜坡/管腳是否滿足要求。

6.Min Seg/Arc Length：突出顯示低于設定參數(shù)的分段或弧形部分。

7.Min Arc Radius：找出任何低于設定參數(shù)的弧線。

8.Non Arc Corners：用于查找任何非弧形的拐角或弧形部分。

總結欄

本期主要為大家揭秘了如何實現(xiàn)布線精準定位并優(yōu)化，下一期我們將為大家呈現(xiàn)不同封裝器件的快速扇出孔，為大家的PCB布局布線帶來便利。