摘要

碳化硅(以下簡稱“SiC”)是制造高功率器件最有前景的半導體材料之一。借助其出色的物理特性(高飽和電子漂移速度、高熱導率和高擊穿電場)， SiC MOSFET器件可以實現(xiàn)更低的損耗和更快的開關(guān)速度，并且其幾何尺寸比硅 (Si) MOSFET更小。安森美(onsemi)充分利用多年來積累的Si 技術(shù)，針對 SiC 材料因尚未得到廣泛評估所帶來特殊挑戰(zhàn)，我們?yōu)槠淞可矶ㄖ屏艘惶走m用的評估方案，以證明其強固可靠性。

本白皮書將向讀者介紹安森美從最初設(shè)計到批量生產(chǎn)過程中所采用的質(zhì)量和可靠性方法，它們建立在不同領(lǐng)域之間的相互作用基礎(chǔ)上，包括縝密的設(shè)計方法、嚴格的生產(chǎn)監(jiān)控、制造控制、充分的篩選和穩(wěn)健的認證計劃。

這些方法在汽車市場應(yīng)用了數(shù)十年，對于硅產(chǎn)品行之有效，現(xiàn)針對碳化硅產(chǎn)品的特殊需求重新進行定制。我們將帶您了解 SiC 的演進，特別是其成功實現(xiàn)了 SiC MOSFET 晶體管的柵氧層的完備性。

最后，本文將簡要介紹近期發(fā)表的有關(guān)低溫偏置溫度不穩(wěn)定性、體二極管退化和動態(tài)應(yīng)力要求等文章。

簡介

單一產(chǎn)品的質(zhì)量和可靠性，取決于從構(gòu)思、交付到最終用戶產(chǎn)品線的所有過程。安森美品質(zhì)聲明/政策充分體現(xiàn)了這種方法(圖1)。

圖1 安森美品質(zhì)聲明/政策

即使產(chǎn)品設(shè)計在高可靠性范圍內(nèi)，仍然可能會存在一些與制程相關(guān)的可靠性問題。

為了消除這些風險，我們必須了解限制性故障模式和機制，即通過故障的分析和反饋追溯至工藝薄弱點，并采取永久性的糾正措施。這是通過精心規(guī)劃的晶圓及產(chǎn)品認證、縝密的設(shè)計方法、生產(chǎn)監(jiān)控、制造控制和充分篩選來實現(xiàn)的。安森美在一般可靠性規(guī)范中簡述了這些程序的使用方法，如以下海報“安森美的質(zhì)量——零缺陷之路”所示(圖2)。

圖2 安森美質(zhì)量——零缺陷之路

因此，安森美實施了三種不同的認證計劃：晶圓制造認證、產(chǎn)品認證和封裝路線認證。每個認證項目都明確關(guān)注了產(chǎn)品制造周期的其他領(lǐng)域，旨在確保目標領(lǐng)域的充分可靠性。

晶圓制造認證(也稱為本征認證)主要關(guān)注晶圓制造的工藝制程——旨在確保按照合格流程處理的所有晶圓具有恒定的本征高可靠性水平。在這一階段，將提取基于物理性質(zhì)的退化模型。

產(chǎn)品和封裝認證(也稱為非本征認證)根據(jù)最終產(chǎn)品的任務(wù)剖面驗證封裝芯片的可靠性，最終目標是確保最終產(chǎn)品的高可靠性。

碳化硅挑戰(zhàn)

碳化硅 (SiC) 材料兼具出色的物理屬性和極具吸引力的設(shè)計特性，為研制高功率器件提供了卓越的解決方案。

在將產(chǎn)品投放市場時，必須兼具多個關(guān)鍵要素，如圖3所示。

圖3 強固的本征和非本征可靠性的定義

第一個挑戰(zhàn)與國際標準的完備程度有關(guān)。雖然這些指南針對硅基技術(shù)已經(jīng)做出明確的規(guī)定，但 JEDEC、AEC 和 AQG 委員會內(nèi)的多個小組正在積極努力地為未來的 SiC 標準奠定良好的基礎(chǔ)。這將確保讓供應(yīng)商通過統(tǒng)一的國際標準來獲得指導，并避免對所收集數(shù)據(jù)的有效性進行冗長的論證。

第二個挑戰(zhàn)是基于物理性質(zhì)實現(xiàn)對故障機制的理解，以正確量化產(chǎn)品的強固性與客戶所需的任務(wù)剖面。

與內(nèi)燃機汽車相比，電動汽車通常具有擴展性任務(wù)剖面。此外，SiC 技術(shù)與傳統(tǒng)Si技術(shù)或 IGBT 相比，性能得到了增強，這就要求在器件可靠性等方面更緊密地匹配最終客戶的應(yīng)用。

在此階段，讓跨職能團隊(制造前端、研發(fā)、制造后端、應(yīng)用測試和故障分析工程)參與進來是成功的關(guān)鍵，有助于在本征可靠性(壽命模型)和應(yīng)用之間建立明確的聯(lián)系。

與大學和研究中心的密切合作至關(guān)重要，有助于安森美進行更深入的理論研究或獲取一些半導體行業(yè)所不具備的專用技術(shù)和補充技能。圖4說明了 SiC/SiO₂ 界面的表征和可靠性評估。

圖4 與大學和研究中心合作——SiC/SiO₂ 界面

SiC通常需要解決以下難題：

◆襯底和外延的缺陷水平

◆柵極氧化物：本征壽命建模(SiC/SiO₂界面表征)和非本征粒子數(shù)(篩選)

◆體二極管退化

◆高壓阻斷 (HTRB) 期間的可靠性

◆與應(yīng)用相關(guān)的性能(雪崩強固性、邊緣端接、短路、宇宙射線耐受性、高 dv/dt 耐受性設(shè)計、浪涌電流)

安森美方案

對于每種退化機制，安森美所采取的解決方案都是嚴格且跨職能的，主要步驟為控制 - 改進 - 測試和篩選 - 表征 - 驗證和提取模型。

當應(yīng)用于柵極氧化物完備性 (GOI) 時，這些步驟如下所述：

控制

制造 SiC (控制計劃、統(tǒng)計過程控制和工藝 FMEA)的方法和工具準備就緒。收集數(shù)據(jù)，并將其用作潛在工藝改進的基礎(chǔ)。

改進

由于襯底或外延的缺陷、金屬污染物和顆粒會嚴重影響柵極氧化物的品質(zhì)，因此持續(xù)改進并在控制下將其引入生產(chǎn)，對于進一步減少缺陷的發(fā)生至關(guān)重要。

測試和篩選

安森美開發(fā)了一整套用于視覺和電氣性能的篩選工具，以剔除有缺陷的芯片。

晶圓制造工藝流程從襯底掃描開始，通過坐標跟蹤和自動分類識別所有缺陷。通過多重檢測可識別關(guān)鍵工藝步驟中更多的潛在工藝缺陷。在上述檢測中發(fā)現(xiàn)的所有標記缺陷均會被剔除(圖5)。

圖5 前端工藝中的掃描和檢查

在多個層面實施電氣篩選：

◆晶圓級性能和驗收(參數(shù)測試和柵極氧化物完備性驗收標準)

◆晶圓級老化

◆晶圓級芯片分選

◆使用動態(tài)器件均勻度測試，以消除電氣異常值

最后，所有晶圓都經(jīng)過 100% 自動出廠檢測，包括外觀缺陷檢測。

表征

安森美使用失效電荷 (Q_BD) 作為一種簡單的指標來比較與柵極氧化層厚度無關(guān)的柵極氧化層質(zhì)量。這種技術(shù)比 GOI/Vramp 更精細，可以檢測到本征分布中更精細的缺陷。

如圖6所示，平面型 SiC 和 Si 柵極氧化物在擊穿和壽命方面的本征性能相當。本征 Q_BD 性能(與柵極氧化物厚度無關(guān))的對照比較表明，對于相同的標稱厚度，安森美平面型 SiC 的本征性能比 Si 高 50 倍。

圖6 在室溫下使用正向偏置柵極施加 5 mA/cm² 時，SiC NMOS 電容、1200 V 40 mΩ SiC MOSFET 和 Si MOSFET 產(chǎn)品的 Q_BD 測量值

在生產(chǎn)過程中，通過對 SiC MOSFET 產(chǎn)品芯片的失效電荷(Q_BD)采樣以及與大尺寸(2.7 mm x 2.7 mm)NMOS 電容進行比較，來評估每批產(chǎn)品的柵極氧化物質(zhì)量。

驗收標準就緒后，可在晶圓級選擇接受或拒絕。

驗證和提取模型

在定義應(yīng)力條件時，確定柵極氧化物的真實電流傳導機制至關(guān)重要[1]。熱輔助隧穿與 Fowler Nordheim 隧穿競爭，與應(yīng)力電場和應(yīng)力溫度成函數(shù)關(guān)系(圖7)。

因此，了解傳導機制可以防止在另一種傳導模式下出現(xiàn)應(yīng)力，以免無法代表實際使用條件。

圖7 與溫度和電場成函數(shù)關(guān)系的競爭性電流傳導機制

柵極氧化物的本征性能通過介質(zhì)層時變擊穿 (TDDB) 應(yīng)力進行評估。在不同的柵極偏置和溫度條件下對 SiC MOSFET 施加應(yīng)力，并記錄故障時間。然后使用 Weibull 統(tǒng)計分布來獲取壽命結(jié)果。

到目前為止，我們已經(jīng)使用了一種非常傳統(tǒng)的方法：柵極電壓 Arrhenius 溫度加速和 E 模型。正在進行更為深入的研究以完善該模型；E 模型被認為過于保守。我們建立了長時間(t_63% 為幾個月到一年以上)、低電場強度的老化模型進行應(yīng)力測試，通過實驗來精確預(yù)測門極的可靠性。

圖 8 顯示了 SiC MOSFET 在 175℃ 的溫度和發(fā)生電子俘獲的氧化場(因此低于 9 MV/cm，另見圖 7)下的 TDDB 數(shù)據(jù)，其故障模式與在實際情況下的預(yù)期相同。對于最低應(yīng)力電壓，記錄了半年以上的故障時間。一個大學合作伙伴正在進行更低場條件下的實驗，估計 t_63% 為1到2年。使用保守的E模型，在5ppm 時，V_GS=21V(遠高于規(guī)定的工作電壓)，壽命可達 20 年。

圖8 SiC MOSFET 的 TDDB 數(shù)據(jù)(應(yīng)力條件為 175°C 且低于 9 MV/cm，即在電子俘獲條件下，另見圖7)

圖 9 顯示了 TDDB 應(yīng)力期間各個 MOSFET 晶體管的 I_G(t) 曲線(柵極電流與應(yīng)力時間的函數(shù)關(guān)系)。柵極電流I_G 保持恒定，直到達到特定的包絡(luò)曲線，之后 I_G 因俘獲的電子而下降。該包絡(luò)曲線反映了在晶體管參數(shù)受到影響之前，電介質(zhì)可以承受的俘獲電荷。該電荷比電介質(zhì)的擊穿電荷 (Q_BD)(即電介質(zhì)擊穿電荷)低約十倍，與 Si/SiO₂ 晶體管上獲得的 Q_BD 相當。

圖9 圖8中所繪制的 TDDB 數(shù)據(jù)的 I_G(t) 曲線(SiC MOSFET 應(yīng)力條件為 T=175°C)

以上為本白皮書的第一部分，第二部分將于下周發(fā)布，敬請期待！