RX內(nèi)核的特性

RX內(nèi)核發(fā)展路線

增加附加值和系統(tǒng)復雜性的需求要求單片機具有更高的性能。同時，還要滿足節(jié)能和延長電池壽命的需求，因此功耗也要降低。RX內(nèi)核不斷改進來滿足這些需求。

RX產(chǎn)品家族特性：

https://www.renesas.com/products/microcontrollers-microprocessors/rx-32-bit-performance-efficiency-mcus/rx-features

◆ RX內(nèi)核比較

特性1：延續(xù)前代產(chǎn)品優(yōu)勢的獨創(chuàng)CPU

RX內(nèi)核兼具CISC和RISC的優(yōu)勢

• 將CISC的可變字節(jié)長度指令與RISC的通用寄存器機、架構和流水線相結合。RX CPU內(nèi)核融合了瑞薩多年積累的技術。

特性2：RX CPU內(nèi)核具有業(yè)界領先的性能

* Cortex-M是Arm的標稱值

CoreMark/MHz值 = 5.90

卓越的嵌入式系統(tǒng)性能和電源效率

RX內(nèi)核的特性

• 內(nèi)部開發(fā)的CPU，可實現(xiàn)高效運行。

• 五段超標量架構。

• 針對電源效率和高性能進行了優(yōu)化。

• 處理能力和代碼效率與RISC相當。

• 改進了中斷響應和FPU/DSP指令。

特性3：流水線級配置

• 哈佛架構支持并行執(zhí)行取指令和數(shù)據(jù)訪問。

• 五段流水線配置和亂序完成，執(zhí)行速度更快。（如果后面的指令與前面的指令之間沒有依賴關系，則允許不等待而直接執(zhí)行后面的指令。）

◆ 流水線級配置

• 5級流水線，處理速度更快。

• 通過對各類應用軟件進行基準測試，處理性能較早期產(chǎn)品提高了一倍以上。

存儲器訪問階段僅在訪問存儲器時使用。

亂序完成

• 亂序完成可提高指令執(zhí)行的效率和速度。

RXv2內(nèi)核的特性

RXv2內(nèi)核：CPU框圖

進一步增強，同時仍與RXv1內(nèi)核兼容

• 改進了流水線，可大幅增加每周期指令（IPC）。

• 具有改進的片上閃存接口的高級提取單元，可減少因分支指令產(chǎn)生的懲罰而引發(fā)的重新取指令，并可減少閃存訪問次數(shù)，可在降低功耗的同時提高CPU性能。

• 改進了DSP和FPU功能的指令。

◆ RXv2 CPU配置框圖

特性1：流水線改進

◆ RXv2 CPU配置框圖

存儲器訪問階段僅在訪問存儲器時使用。

改進了流水線處理和浮點運算的并行執(zhí)行

• 浮點運算在執(zhí)行階段和存取器訪問階段并行進行。

• 整數(shù)運算指令和存儲器訪問或FPU指令可以同時執(zhí)行。

• 有助于提高FPU執(zhí)行速度和CPU性能。

特性2：FPU和DSP功能增強

增強了FPU和DSP功能

• 減少了現(xiàn)有指令的執(zhí)行周期計數(shù)并添加了新指令。

• 具有專用緩沖區(qū)的累加器數(shù)量已從1個增加到2個，提高了DSP運算的效率。

• 過濾操作的性能提高了四倍。

改進以紅色字體顯示

RXv3內(nèi)核的特性

作為RXv2內(nèi)核的后繼產(chǎn)品，RXv3內(nèi)核憑借新功能提高了性能，同時增加了雙精度FPU和寄存器組保存功能。借助這些改進，RXv3內(nèi)核在EEMBC CoreMark基準測試中獲得的分數(shù)為5.82 CoreMark/MHz，CPU性能水平在業(yè)界名列前茅。對于各種需要實時處理的應用程序，RXv3內(nèi)核有助于實現(xiàn)極其快速和高效的操作。

特性1：寄存器組保存功能

專用存取器可提高中斷響應能力

• 提高了在CPU寄存器中保存/恢復數(shù)據(jù)的速度，改善了中斷響應能力。

• “寄存器保存組”作為寄存器保存功能的專用存儲器提供。

• 用于訪問寄存器保存組的專用指令（SAVE和RSTR）。

• 寄存器保存組數(shù)量：16 (RX72T)*1

注：1.保存組的數(shù)量因產(chǎn)品而異。

與傳統(tǒng)產(chǎn)品的比較（將數(shù)據(jù)保存到所有寄存器）

特性2：支持雙精度FPU

• 首款搭載雙精度浮點處理器的RX產(chǎn)品家族CPU內(nèi)核。

• 顯著提高了雙精度浮點運算的處理性能（最多提高到八倍）。

?