9. I/O端口配置（3）

9.4 設(shè)置和使用IRQ引腳

? 某些端口引腳可以用作硬件中斷線（IRQ）。有關(guān)哪些引腳可用于您的MCU的信息，請(qǐng)參見《硬件手冊(cè)》中“I/O端口”一章的“每種產(chǎn)品的外設(shè)選擇設(shè)置”部分。

? 要將端口引腳設(shè)置為用作IRQ引腳，必須將其PFS寄存器中的中斷輸入功能選擇位（ISEL）置“1”。

? 引腳可同時(shí)用于IRQ和外設(shè)功能。要使能此功能，需設(shè)置引腳的PFS寄存器的ISEL位和PSE位。

? 具有相同編號(hào)的IRQ功能必須在一個(gè)引腳上使能。

? IRQ引腳可以在檢測(cè)到以下情況時(shí)觸發(fā)中斷：

? 低電平

? 下降沿

? 上升沿

? 上升沿和下降沿

使用IRQ控制寄存器（IRQCRi）選擇要使用的觸發(fā)器。

? 數(shù)字濾波可用于IRQ引腳。濾波器基于以四個(gè)可選時(shí)鐘速率（PCLKB、PCLKB/8、PCLKB/32、PCLKB/64）之一進(jìn)行的重復(fù)信號(hào)采樣。它們可以濾除短脈沖：在特定濾波速率下，任何少于3個(gè)樣本的高脈沖或低脈沖。濾波器可用于濾除這些線路中的振鈴和噪聲，但是由于速率過(guò)快而無(wú)法濾除諸如機(jī)械開關(guān)彈跳之類的長(zhǎng)時(shí)間事件。使能濾波會(huì)給硬件IRQ線增加一小段響應(yīng)延遲時(shí)間（濾波時(shí)間）。

? 可以針對(duì)每個(gè)IRQ引腳單獨(dú)使能數(shù)字濾波。此過(guò)程通過(guò)設(shè)置每個(gè)IRQ的IRQCRi寄存器中的IRQ引腳數(shù)字濾波器使能（FLTEN）位來(lái)實(shí)現(xiàn)。

? 可為每個(gè)IRQ引腳單獨(dú)配置數(shù)字濾波的時(shí)鐘速率。此過(guò)程通過(guò)設(shè)置每個(gè)IRQ的IRQCRi寄存器中的IRQ引腳數(shù)字濾波器設(shè)置（FCLKSEL[1:0]）位來(lái)實(shí)現(xiàn)。

? 圖21和圖22給出了使用Renesas FSP使能和配置IRQ引腳的示例。

圖21. 使用Renesas FSP配置器將P004配置為IRQ03

圖22. 使用Renesas FSP配置器配置IRQ03

9.5 未使用引腳的處理

注：某些引腳需要特定的端接：有關(guān)具體建議，請(qǐng)參見《硬件手冊(cè)》中的“未使用引腳的處理”部分。

懸空的未使用引腳會(huì)消耗額外的功率，并使系統(tǒng)更容易受到噪聲問(wèn)題的影響。使用下面詳述的方法之一對(duì)未使用的引腳進(jìn)行處理：

1

第一種選擇是將引腳設(shè)置為輸入（復(fù)位后的默認(rèn)狀態(tài)），然后使用電阻將其連接至Vcc或Vss。不同的連接方法對(duì)MCU來(lái)說(shuō)沒(méi)有區(qū)別；但是，從系統(tǒng)噪聲的角度來(lái)看，有的方法可能更具優(yōu)勢(shì)。Vss可能是最典型的選擇。避免將引腳直接連接到Vcc或Vss，因?yàn)閷?duì)端口的方向寄存器（用于將端口設(shè)置為輸出）執(zhí)行意外的寫入操作可能會(huì)導(dǎo)致輸出短路。

2

第二種方法是將引腳設(shè)置為輸出。無(wú)論是將引腳電平設(shè)置為高還是低都無(wú)關(guān)緊要；但是，將引腳設(shè)置為輸出并將輸出設(shè)置為低電平會(huì)在內(nèi)部將引腳連接至接地層。這可能有助于解決整個(gè)系統(tǒng)的噪聲問(wèn)題。將未使用的引腳設(shè)置為輸出有一個(gè)缺點(diǎn)，即必須通過(guò)軟件控制來(lái)完成端口配置。在將方向寄存器設(shè)置為輸出前MCU一直保持在復(fù)位狀態(tài)時(shí)，該引腳將為懸空輸入，可能會(huì)消耗額外的電流。如果可以接受在此期間消耗額外的電流，則該方法可消除第一種方法所需的外部電阻。

3

將引腳保留為輸入并使用外部電阻將它們處理的一種變化方式是使用MCU多個(gè)端口上的內(nèi)部上拉電阻。這與將引腳設(shè)置為輸出有相同的限制（需要程序來(lái)設(shè)置端口），但是由于產(chǎn)品不會(huì)驅(qū)動(dòng)引腳，因此確實(shí)可以減少因引腳意外接地、短接到相鄰引腳或Vcc而產(chǎn)生的影響。

9.6 不存在的引腳

每個(gè)RA2 MCU系列都有多種封裝尺寸，總引腳數(shù)也各有不同。對(duì)于小于該MCU系列最大封裝尺寸（通常為100引腳、64引腳、24引腳）的任何封裝，需將PDR寄存器中不存在的端口的對(duì)應(yīng)位置“1”（輸出），并將PODR寄存器中不存在的端口的對(duì)應(yīng)位置“0”。通過(guò)查看《硬件手冊(cè)》中“I/O端口”部分的“I/O端口規(guī)范”表，用戶可以查看每個(gè)MCU封裝上可用的端口。例如，端口0上的P007和P008僅在100引腳封裝中可用。請(qǐng)注意，不需要對(duì)不存在的引腳進(jìn)行額外處理。

9.7 電氣特性

常規(guī)GPIO端口通常需要CMOS電平輸入（高電平≥ 0.8 * Vcc，低電平≤ 0.2 * Vcc）。某些GPIO端口具有施密特觸發(fā)輸入，在輸入要求方面略有不同。有關(guān)更多信息，請(qǐng)參見《硬件手冊(cè)》中的“電氣特性”部分。