HCSL與LP-HCSL的比較分析
HCSL（HCSL--High?speed Current Steering Logic）一般用于PCIE參考時鐘的電平類型，根據規(guī)范需要下拉電路，如下圖HCSL之間的DC耦合。HCSL為電流輸出驅動，輸出結構由通常通過50Ω電阻器接地的15 mA開關電流源驅動。 標稱信號擺幅為750 mV。
HCSL規(guī)范
HCSL輸入輸出拓撲
1-HCSL端接匹配
HCSL接口通常以50Ω負載源極端接，其中Rs大小一般為33Ω，匹配50Ω阻抗。 一般在輸出端位置。驅動器本身具有17歐姆的輸出阻抗，所以，需要串聯一個33歐姆的電阻，以獲得與50歐姆傳輸線的匹配。對于傳統的HCSL，為了避免出現過度的振鈴，串聯電阻RS是必須要的。
2-LP-HCSL比較
LPHCSL（Low-Power HCSL）是為了降低傳統的HCSL驅動器的功耗而開發(fā)的。采用推-拉（push-pull）電壓驅動，電流消耗大約4到5mA。
LP-HCSL輸出功能與幅值對比
HCSL與LP-HCSL端接方式:
LP-HCSL直連即可，少了四個電阻效率高，速度快，支持AC耦合。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯系本站處理。
舉報投訴
-
驅動器
+關注
關注
54文章
9118瀏覽量
156559 -
電阻器
+關注
關注
22文章
4247瀏覽量
65681 -
耦合
+關注
關注
13文章
611瀏覽量
104093 -
接口
+關注
關注
33文章
9603瀏覽量
157654 -
時鐘
+關注
關注
11文章
2000瀏覽量
135259
發(fā)布評論請先 登錄
相關推薦
熱點推薦
YXC低抖動HCSL差分晶振助力PCIE 5.0
PCIE協議下的參考時鐘基本為100MHz HCSL輸出，要求確保數據傳輸的正確性和穩(wěn)定性，解決時鐘抖動、偏移和噪聲問題。
替代PI6C557-05B，RS2CG5705B支持PCIe3.0之4HCSL輸出的時鐘生成器
RS2CG5705B是一款符合PCI Express 3.0和以太網要求的擴頻時鐘發(fā)生器。該電路用于PC或嵌入式系統，以顯著減少電磁干擾（EMI）。RS2CG5705B提供4對差分（HCSL）或
發(fā)表于 01-24 17:31
LMK03328使用Code Loader 4，輸入25M晶振請問如何配置輸出HCSL電平？
我使用Code Loader 4，芯片是LMK03328，輸入25M晶振請問如何配置輸出HCSL電平。
我自己配了一下，發(fā)現輸出的電平幅度值不對。
發(fā)表于 10-21 06:23
CDCDB400 HCSL時鐘作為輸入是否支持？緩沖器的輸出是否支持HCSL的設備？
我正在使用CDCDB400作為PCIE時鐘擴展，但是我的輸入時鐘信號是HCSL，默認要連接的設備也是HCSL的，在這種情況下應該怎樣設計電路？
發(fā)表于 11-11 07:29
27MHz HCSL晶體振蕩器選型與PHY對接設計指南
[FCO5L02700033HDY00](FCom富士晶振 FCO-5L-27MHz HCSL差分振蕩器-FCom富士晶振-電子發(fā)燒友網)：27MHz差分晶體振蕩器在網絡交換設備與路由器中的應用方案
發(fā)表于 04-09 12:27
差分邏輯電平，LVDS、xECL、CML、HCSL/LPHCSL、TMDS等
本篇主要介紹常用的差分邏輯電平，包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。
發(fā)表于 07-17 19:37
求助LVDS電平轉HCSL的轉換電路
初步設想是LVDS輸出端AC耦合，HCSL輸入端用端接電阻加偏置。目前HSCL的供電端是0.8V。想問一下這個電平轉換電路具體怎么實現呢，還有LVDS的差分峰峰值是能夠滿足HCSL的輸入要求的吧？
發(fā)表于 08-19 14:50
求分享符合LS1028A要求的任何HCSL部件
中的圖 10 顯示了部件內部的終端（末端終止）。LS1028A 參考設計板在驅動時鐘發(fā)生器處實現了端接（源端接）。在我的研究中，HCSL 要么是源終止的，要么是末端終止的，但不應兩者都是。原理圖中是否
發(fā)表于 03-27 06:53
I/O接口標準解析系列教程（3）：HCSL和LPHCSL
LPHCSL（Low-Power HCSL）是為了降低傳統的HCSL驅動器的功耗而開發(fā)的。LPHCSL的主要優(yōu)點包括更好的驅動長線的性能，易于AC耦合，減少PCB板子面積，易于布線，降低材料成本，本文將討論這些優(yōu)點，重要的是要注意HCS
發(fā)表于 11-10 14:49
?1w次閱讀
核芯互聯推出全新20路LP-HCSL差分時鐘緩沖器CLB2000
高性能的時鐘器件是高帶寬、高速率、高算力、大模型的基礎。核芯互聯近日推出面向下一代數據中心應用的超低抖動全新20路LP-HCSL差分時鐘緩沖器CLB2000，其業(yè)界領先的附加抖動性能遠超PCIe Gen 5和PCIe Gen 6的標準。
發(fā)表于 06-08 15:30
?1983次閱讀
HCSL基本電路結構及其相互轉換
HCSL：高速電流控制邏輯（High-speed Current Steering Logic）是Intel為PCIe參考時鐘定義的差分時鐘，用于PCIe2.0電氣規(guī)范中定義對RefClk時鐘所定義
MG7050HAN 基于聲表的差分多輸出 晶體振蕩器(HCSL)
基于MG7050 HAN的聲表差分多輸出晶體振蕩器(HCSL)，采用兩路或四路差分HCSL（高速電流驅動邏輯）輸出，可以減少外部扇出緩沖區(qū)，特別適用于需要超低抖動、高頻率范圍內穩(wěn)定工作的應用場合。其
發(fā)表于 01-29 15:37
?0次下載
LMKDB1120和LMKDB1108超低抖動PCIe第1代到第6代LP-HCSL時鐘緩沖器數據表
電子發(fā)燒友網站提供《LMKDB1120和LMKDB1108超低抖動PCIe第1代到第6代LP-HCSL時鐘緩沖器數據表.pdf》資料免費下載
發(fā)表于 08-20 10:51
?0次下載
LMKDB1104 用于 PCIe Gen 1 至 Gen 7 的 4 輸出 LP-HCSL 時鐘緩沖器技術手冊
LMKDB 器件是一系列極低抖動的 LP-HCSL 緩沖器，支持 PCIe Gen 1 至 Gen 7，并且符合 DB2000QL 標準。這些器件提供靈活的上電順序、故障安全輸入、故障安全輸出、單獨的輸出有源和非有源引腳、輸入信號丟失 （LOS） 檢測和自動輸出禁用功能，以及出色的電源噪聲抑制性能。
LMKDB1108 用于 PCIe Gen 1 至 Gen 7 的 8 輸出 LP-HCSL 時鐘緩沖器技術手冊
LMKDB 器件是一系列極低抖動的 LP-HCSL 緩沖器，支持 PCIe Gen 1 至 Gen 7，并且符合 DB2000QL 標準。這些器件提供靈活的上電順序、故障安全輸入、故障安全輸出、單獨的輸出有源和非有源引腳、輸入信號丟失 （LOS） 檢測和自動輸出禁用功能，以及出色的電源噪聲抑制性能。
評論