BOSHIDA電源模塊 電源基礎(chǔ)知識 MOSFET結(jié)構(gòu)
制造MOSFET器件的挑戰(zhàn)在于，需要通過施加在絕緣柵極上電壓的影響，將半導(dǎo)體材料的極性反轉(zhuǎn)，從而在源極和漏極之間形成一個導(dǎo)電溝道?，F(xiàn)在有幾種方法可以實現(xiàn)，通過單元晶胞結(jié)構(gòu)橫截面可以很好地說明這個過程，如圖3.11所示:

可以看到，漏極金屬接觸在圖中右上方的n+區(qū)域，并且穿過它到達橫向延伸穿過整個單元的n區(qū)域。源極金屬接觸左上方的n+區(qū)域和p區(qū)域，并且在柵極的影響下，導(dǎo)電溝道將在p區(qū)域中形成。柵極上的正電壓將使p區(qū)域表面從p反轉(zhuǎn)為n,由此形成源極和漏極之間導(dǎo)通流通路徑。請注意，p區(qū)和n區(qū)之間的連接點處形成了體二極管，當源極相對于漏極電壓為正時，這會允許源極和漏極之間的仍然會導(dǎo)通。該圖顯示了單個晶胞單元的橫截面，但是其導(dǎo)通阻抗具有正溫度系數(shù)的特性，可以允許多個晶胞并聯(lián)并具有良好的均流能力。這是因為如果電流局部集中于某個地方，局部加熱將增加導(dǎo)通電阻，從而自動減少該部分流經(jīng)的電流。此特性非常有用，因為它允許MOSFET制作過程中將具有數(shù)千個單元進行并聯(lián)以得到大電流器件。
該結(jié)構(gòu)的底層，也即襯底，在分立的MOSFET中被制成n+，漏極電流垂直向下流到安裝表面，這樣總的導(dǎo)通阻抗最小。當MOSFET被制造為集成結(jié)構(gòu)時(如封裝在控制器中),襯底則被制成p型以將其與電路的其余部分相隔離，并且漏極電流橫向流動到其與頂表面上的漏極接觸的位置，這樣給漏極電流增加更長的電阻路徑(導(dǎo)通阻抗增加)。
盡管這種結(jié)構(gòu)描述是針對N溝道MOSFET的，但是以類似的技術(shù)方式可以制造出互補型的P溝道器件，只是其中半導(dǎo)體區(qū)域的極性相反而已。

審核編輯黃宇