1、采用循環(huán)語句+移位+邏輯& 1來計算1的數(shù)量
如下所示,采用循環(huán)語句+移位+邏輯與1+累加來實現(xiàn)1的統(tǒng)計。最終調(diào)用函數(shù)獲得輸入信號中1的數(shù)量。
module clk_mux #(parameter CLK_MASK = 16'hffff) ( input xxxx, input xxxx, output xxxx, output xxxx ); localparam NUM_INPUT_CLK = 16; function integer countones; input [NUM_INPUT_CLK-1:0] x; integer k; begin countones = 0; while(x > 0) begin countones += x & 1; x = x >> 1; end end endfunction localparam NUM_CLK = countones(CLK_MASK); endmodule
2、采用for循環(huán)來計算1的數(shù)量
采用for循環(huán)語句,逐個bit位判斷是否為1,為1則累加,否則保持不變,最終輸出輸入信號中1的數(shù)量。
wire [64-1:0] mem_addr_hit ; // reg [7-1:0] mem_addr_hit_cnt ; // always@(*) begin mem_addr_hit_cnt = 'b0 ; for(int i=0; i<64;i=i+1) begin : mem_addr_hit_cnt if(mem_addr_hit[i]) mem_addr_hit_cnt = mem_addr_hit_cnt + 1'b1 ; //spyglass disable W415a W484 else mem_addr_hit_cnt = mem_addr_hit_cnt ; //spyglass disable W415a W484 end end
審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
IC設(shè)計
+關(guān)注
關(guān)注
38文章
1373瀏覽量
108185 -
信號
+關(guān)注
關(guān)注
11文章
2909瀏覽量
79915 -
Verilog
+關(guān)注
關(guān)注
30文章
1373瀏覽量
114388 -
函數(shù)
+關(guān)注
關(guān)注
3文章
4413瀏覽量
67263 -
調(diào)用函數(shù)
+關(guān)注
關(guān)注
0文章
11瀏覽量
2474
原文標(biāo)題:IC設(shè)計基礎(chǔ):Verilog計算1的數(shù)量
文章出處:【微信號:IP與SoC設(shè)計,微信公眾號:IP與SoC設(shè)計】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
H[1].264 Verilog H.264 的Verilog實現(xiàn)的opencore
H[1].264 Verilog H.264 的Verilog實現(xiàn)的opencore
發(fā)表于 08-12 12:07
Verilog HDL語言簡介
Verilog HDL語言簡介
1.什么是Verilog HDLVerilog HDL是硬件描述語言的一種,用于數(shù)
發(fā)表于 02-09 08:59
?4146次閱讀
Verilog_HDL基礎(chǔ)知識非常好的學(xué)習(xí)教程 (1)
Verilog_HDL基礎(chǔ)知識非常好的學(xué)習(xí)教程 (1)
發(fā)表于 01-04 12:33
?0次下載
verilog是什么_verilog的用途和特征是什么
本文首先介紹了verilog的概念和發(fā)展歷史,其次介紹了verilog的特征與Verilog的邏輯門級描述,最后介紹了Verilog晶體管級描述與v
發(fā)表于 05-14 14:22
?4.7w次閱讀
數(shù)字IC設(shè)計入門(6)初識verilog
Verilog HDL與VHDL是當(dāng)前最流行的兩種硬件設(shè)計語言,兩者各有優(yōu)劣,也各有相當(dāng)多的擁護者,都通過了IEEE 標(biāo)準。VHDL在北美及歐洲應(yīng)用很普遍,Verilog HDL 語言在中國、日本
發(fā)表于 11-06 09:05
?15次下載
Verilog的程序框架案例
Verilog HDL(Hardware Description Language)是在用途最廣泛的C語言的基礎(chǔ)上發(fā)展起來的一種硬件描述語言,具有靈活性高、易學(xué)易用等特點。Verilog HDL可以在較短的時間內(nèi)學(xué)習(xí)和掌握,目前已經(jīng)在FPGA開發(fā)/
發(fā)表于 09-13 14:34
?1885次閱讀
光纖跳線的數(shù)量怎么計算
光纖跳線的數(shù)量計算通常涉及到多個因素,以下是一些主要的考慮點和計算方法: 一、主要考慮因素 光纖配線架的容量: 不同類型的光纖配線架具有不同的容量,即能夠容納的光纖跳線數(shù)量。在選擇光纖跳線數(shù)量
IC設(shè)計基礎(chǔ):Verilog計算1的數(shù)量
評論