電源管理是電子系統(tǒng)中的的一個基本模塊。智能手機、電腦和我們所熟知的絕大多數電子產品都需要這個模塊去實現(xiàn)本身的功能。隨著人們對電子產品便攜性的追求，計算能力的增長，以及傳感器的多樣化，電源管理設計有了更高的要求。

為了滿足新的電源設計上的更高的要求，我們不能以為只要有了一個性能良好的電壓軌，就不需要考慮其他部分的電源設計。我們在電源設計中最應該考慮哪些問題？為一個已知的負載供電時，電源的哪個參數至關重要？如何通過已知信息推斷電源在各種不同條件下的性能？

本電子書將幫您解決上述問題。使用低壓降穩(wěn)壓器(LDO)是在維持小的輸出輸入電壓差的情況下，把一個較高電壓輸入，轉換為一個略低的穩(wěn)定輸出電壓的常見方法。在大多數情況下，LDO都易于設計和使用。然而，目前的主流應用通常包括多個模擬和數字系統(tǒng)，我們將根據這些系統(tǒng)的本身特性以及工作條件來選擇最適合這個應用的LDO。

壓降

低壓降穩(wěn)壓器(LDO)的典型特性必然是壓降。畢竟，其名稱及其縮寫由此而來。從根本上講，壓降描述的是正常穩(wěn)壓所需的VIN和VOUT之間的最小差值。但是考慮到各種因素之后，它會迅速發(fā)生細微的變化。壓降對于實現(xiàn)高效運行及生成余量有限的電壓軌至關重要。

圖 1：在壓降狀態(tài)下工作的 TPS799

電容器與電容

電容器是用于儲存電荷的器件，其中包含一對或多對由絕緣體分隔的導體。電容器通常由鋁、鉭或陶瓷等材料制成。各種材料的電容器在系統(tǒng)中使用時具有各自的優(yōu)缺點，如表1所示。陶瓷電容器通常是理想的選擇，因為其電容變化最小，而且成本較低。

表 1：不同材料電容器的優(yōu)缺點

電容器是用于儲存電荷的器件，而電容是指儲存電荷的能力。在理想情況下，電容器上標注的值應與其提供的電容量完全相同。但我們并未處于理想情況下，不能只看電容器上標注的值。電容器的電容可能只有其額定值的10%。這可能是由于直流電壓偏置降額、溫度變化降額或制造商容差造成的。

熱性能

若將熱性能納入考量，可以進一步提高應用的性能。低壓降穩(wěn)壓器(LDO)的特性是通過將多余的功率轉化為熱量來實現(xiàn)穩(wěn)壓，因此，該集成電路非常適合低功耗或VIN與VOUT之差較小的應用?？紤]到這一點，選擇采用適當封裝的適當LDO對于最大程度地提高應用性能至關重要。這一點正是令設計人員感到棘手之處，因為最小的可用封裝并不總能符合所需應用的要求。

靜態(tài)電流

當您拿起幾乎沒用過的電子設備，卻發(fā)現(xiàn)電池電量幾乎或完全耗盡時，該令人多么惱火！如果您的設備只是處于待機或休眠狀態(tài)，出現(xiàn)這種情況可能是因為存在很小但很重要的一種參數：靜態(tài)電流。

靜態(tài)的定義為“非活動或休眠的狀態(tài)或階段”。因此，靜態(tài)電流 IQ 是系統(tǒng)處于待機模式且在輕載或空載條件下所消耗的電流。靜態(tài)電流通常會與關斷電流相混淆，關斷電流是指設備處于關閉狀態(tài)但系統(tǒng)仍與電池相連的情況下所消耗的電流。不過，這兩種參數在任何電池電流消耗低的設計中都很重要。靜態(tài)電流適用于大多數集成電路 (IC) 設計，其中放大器、升降壓轉換器和低壓降穩(wěn)壓器 (LDO) 都會影響消耗的靜態(tài)電流量。

電流限制

在一些外部條件和情況下，LDO 可能會出現(xiàn)意外的高流耗。如果此高電流傳輸到其他正被供電的電子系統(tǒng)，會對大多數電子系統(tǒng)以及主機電源管理電路造成損害。選擇具有電流限制和內部短路保護的 LDO，將有助于防止產生這種不良影響，并在設計整體電源管理模塊時提供額外保護。

LDO 中的電流限制定義為，建立所施加電流的上限。與恒流源不同，LDO 按需輸出電流，同時還會控制調節(jié)的總功率。電流限制通過用于控制 LDO 內輸出級晶體管的內部電路實現(xiàn)；見圖2。這是一種典型的 LDO 限流電路，由于達到限值后該電路會突然停止輸出電流，通常被稱為“磚墻”電流限制。此內部電路中，LDO 測量反饋的輸出電壓，同時測量輸出電流相對于內部基準 (IREF) 的縮放鏡像。

圖2：LDO 內部限流結構

防止出現(xiàn)反向電流

在大多數低壓降穩(wěn)壓器(LDO)中，電流沿特定方向流動，電流方向錯誤會產生重大問題！反向電流是指從VOUT流向VIN而不是從VIN流向VOUT的電流。這種電流通常會穿過LDO的體二極管，而不會流過正常的導電通道，有可能引發(fā)長期可靠性問題甚至會損壞器件。

LDO主要包括三個組成部分（見圖3）：帶隙基準、誤差放大器和導通場效應晶體管(FET)。在典型應用中，導通FET與任何標準FET一樣，在源極和漏極之間傳導電流。用于產生FET體的摻雜區(qū)（稱為塊體）與源極相連；這會減小閾值電壓變化量。

圖3：LDO 功能方框圖

將塊體與源極相連有一個缺點，即會在FET中形成寄生體二極管，如圖4所示。此寄生二極管被稱為體二極管。在這種配置中，當輸出超過輸入電壓與寄生二極管的VFB之和時，體二極管將導通。流經該二極管的反向電流可能會使器件溫度升高、出現(xiàn)電遷移或閂鎖效應，從而導致器件損壞。在設計LDO時，務必要將反向電流以及如何防止出現(xiàn)反向電流納入考量。有四種方法可以防止反向電流：其中兩種在應用層實施，另外兩種在集成電路(IC)設計過程中實施。

圖 4：P 溝道金屬氧化物半導體 (PMOS) FET 的截面圖

電源抑制比

低壓降穩(wěn)壓器 (LDO) 最受歡迎的優(yōu)勢之一是，能夠衰減開關模式電源生成的電壓紋波。這對于數據轉換器、鎖相環(huán) (PLL) 和時鐘等信號調節(jié)器件而言尤為重要，因為含有噪聲的電源電壓會影響這類器件的性能。電源抑制比 (PSRR) 仍然常被誤認為是單個靜態(tài)值。PSRR 是一個常見技術參數，在許多 LDO 數據表中都會列出。它規(guī)定了特定頻率的交流元件從 LDO 輸入衰減到輸出的程度。

噪聲

要獲得干凈的直流電源，使用低壓降穩(wěn)壓器 (LDO) 過濾由開關模式電源生成的紋波電壓并不是需要考量的唯一事項。由于LDO 為電子器件，它們本身會產生一定量的噪聲。要生成不會影響系統(tǒng)性能的干凈電源軌，選擇低噪聲 LDO 并采取措施降低內部噪聲是不可缺少的環(huán)節(jié)。

理想的LDO 將生成沒有交流元件的電壓軌?？上У氖牵琇DO 本身也會向其他電子器件一樣產生噪聲。圖 5 所示為這種噪聲在時域中的表現(xiàn)。

圖 5：含噪聲電源的示波器截圖

在時域中執(zhí)行分析十分困難。因此，可通過兩種主要方法來查看噪聲：跨頻率查看噪聲和查看積分值形式的噪聲。

添加前饋電容器可以改善噪聲性能、穩(wěn)定性、負載響應和 PSRR。當然，必須慎重選擇電容器以保持穩(wěn)定性。當與降噪電容器配合使用時，可以大大改善交流性能。本文僅僅介紹了需要牢記的一些方法，可以幫助用戶優(yōu)化電源。

審核編輯：劉清