高頻PCB電路板設計布線的技巧

1、高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須的，也是降低干擾的有效手段。

2、高速電路器件管腳間的引線彎折越少越好。高頻電路布線的引線最好采用全直線，需要轉折，可用45°折線或圓弧轉折，滿足這一要求可以減少高頻信號對外的發(fā)射和相互間的耦合。

3、高頻電路器件管腳間的引線越短越好。

4、高頻電路器件管腳間的引線層間交替越少越好。所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔Via、越少越好，據(jù)測，一個過孔可帶來約0.5 pF的分布電容，減少過孔數(shù)能顯著提高速度。

5、高頻電路布線要注意信號線近距離平行走線所引入的“交叉干擾”，若無法避免平行分布，可在平行信號線的反面布置大面積“地”來大幅度減少干擾。同一層內(nèi)的平行走線幾乎無法避免，但是在相鄰的兩個層，走線的方向務必取為相互垂直。

6、對特別重要的信號線或局部單元實施地線包圍的措施，即繪制所選對象的外輪廓線。利用此功能，可以自動地對所選定的重要信號線進行所謂的“包地”處理，當然，把此功能用于時鐘等單元局部進行包地處理對高速系統(tǒng)也將非常有益。

7、各類信號走線不能形成環(huán)路，地線也不能形成電流環(huán)路。

8、每個集成電路塊的附近應設置一個高頻去耦電容。

9、模擬地線、數(shù)字地線等接往公共地線時要用高頻扼流環(huán)節(jié)。在實際裝配高頻扼流環(huán)節(jié)時用的往往是中心孔穿有導線的高頻鐵氧體磁珠，在電路原理圖上對它一般不予表達，由此形成的網(wǎng)絡表netlist、就不包含這類元件，布線時就會因此而忽略它的存在。針對此現(xiàn)實，可在原理圖中把它當做電感，在PCB元件庫中單獨為它定義一個元件封裝，布線前把它手工移動到靠近公共地線匯合點的合適位置上。

10、模擬電路與數(shù)字電路應分開布置，獨立布線后應單點連接電源和地，避免相互干擾。

11、DSP、片外程序存儲器和數(shù)據(jù)存儲器接入電源前，應加濾波電容并使其盡量靠近芯片電源引腳，以濾除電源噪聲。另外，在DSP與片外程序存儲器和數(shù)據(jù)存儲器等關鍵部分周圍建議屏蔽，可減少外界干擾。

12、片外程序存儲器和數(shù)據(jù)存儲器應盡量靠近DSP芯片放置，同時要合理布局，使數(shù)據(jù)線和地址線長短基本保持一致，尤其當系統(tǒng)中有多片存儲器時要考慮時鐘線到各存儲器的時鐘輸入距離相等或可以加單獨的可編程時鐘驅動芯片。對于DSP系統(tǒng)而言，應選擇存取速度與DSP相仿的外部存儲器，不然DSP的高速處理能力將不能充分發(fā)揮。DSP指令周期為納秒級，因而DSP硬件系統(tǒng)中最易出現(xiàn)的問題是高頻干擾，因此在制作DSP硬件系統(tǒng)的印制電路板PCB、時，應特別注意對地址線和數(shù)據(jù)線等重要信號線的布線要做到正確合理。布線時盡量使高頻線短而粗，且遠離易受干擾的信號線，如模擬信號線等。當DSP周圍電路較復雜時，建議將DSP及其時鐘電路、復位電路、片外程序存儲器、數(shù)據(jù)存儲器制作成最小系統(tǒng)，以減少干擾。

13、當本著以上原則，熟練設計工具的使用技巧以后，經(jīng)過手工布線完成后，高頻電路為了提高系統(tǒng)的靠性和可生產(chǎn)性，一般都需要利用高級的PCB仿真軟件進行仿真。

深圳鑫成爾電子有限公司是一家專業(yè)的PCB高頻電路板廠家，可加急生產(chǎn)單層板、雙層板、4-46層等高頻電路板，常備有國產(chǎn)及進口高頻板材：羅杰斯（Rogers）、泰康尼（TACONIC）、5.8G感應板、F4B、TP-2、FR-4等，介電常數(shù)2.2—10.6不等。有需求可以聯(lián)系我們。

審核編輯：湯梓紅