chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

倒裝芯片,挑戰(zhàn)越來越大

旺材芯片 ? 來源:半導體行業(yè)觀察 ? 2023-05-22 16:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

正在開發(fā)新的凸點(bump)結(jié)構(gòu)以在倒裝芯片封裝中實現(xiàn)更高的互連密度,但它們復雜、昂貴且越來越難以制造。

對于具有高引腳數(shù)的產(chǎn)品,倒裝芯片封裝長期以來一直是一種流行的選擇,因為它們利用整個芯片區(qū)域進行互連。該技術(shù)自 1970 年代以來一直在使用,從 IBM 的 C4(controlled collapse chip connection)開始,但真正廣泛使用是在 1990 年代。

從那時起,凸塊技術(shù)不斷發(fā)展,以處理內(nèi)存、高性能計算和移動計算設備所需的不斷增加的功率和信號連接密度。滿足這一需求需要新的互連技術(shù),以實現(xiàn)更小的凸點間距,目前正在生產(chǎn)中。

隨著時間的推移,倒裝芯片互連的路線圖從無鉛凸塊發(fā)展到銅柱,再到銅微凸塊。間距尺寸繼續(xù)縮小,這反過來又給凸塊和鍵合帶來了制造挑戰(zhàn)。

7dde74e8-f75a-11ed-90ce-dac502259ad0.png

圖 1:倒裝芯片技術(shù)間距范圍

7dfe40fc-f75a-11ed-90ce-dac502259ad0.png

圖 2:倒裝芯片組件

“在倒裝芯片領域——250 微米及以下間距——最初是錫鉛凸塊,其中一項重大舉措是無鉛化。但是,當你開始達到 100 微米或以下時,你會開始看到更多的銅柱,盡管當我們看到高達 250 微米的銅柱時存在重疊,”Promex Industries 高級工藝工程師 Jeff Schaefer說?!皩τ?250 微米的間距,我們看到 130 微米的凸點尺寸或銅柱直徑。一旦我們達到 100 微米的間距,它就是 80 微米的直徑。我見過的最小間距是 62.5 微米間距和 40 微米柱。我預計很快就會看到 50 微米間距?!?/p>

基本的倒裝芯片工藝在電路制造之后開始,此時在芯片表面創(chuàng)建金屬焊盤以連接到 I/O。接下來是晶圓凸塊,將焊球沉積在每個焊盤上。然后晶圓被切割,這些芯片被翻轉(zhuǎn)和定位,使焊球與基板焊盤對齊。然后焊球被熔化/回流,通常使用熱空氣,并且安裝的芯片底部填充有電絕緣粘合劑,通常使用毛細管作用。

7e1c1050-f75a-11ed-90ce-dac502259ad0.png

圖 3:倒裝芯片制造工藝

轉(zhuǎn)向銅柱或微凸塊需要光刻來創(chuàng)建這些結(jié)構(gòu)。

Amkor Technology晶圓級封裝高級副總裁 Doug Scott 表示:“銅柱通常用于 130μm 間距以下,因為銅柱不是圓形焊料凸點,而是主要是頂部有焊料的銅柱?!?“這允許將銅柱凸點放置得更近,而不會在組裝回流期間焊料連接在一起的風險——通常,~40 μmCu + ~25 μm?!?/p>

主題也有變化?!拔⑼箟K是硅與硅之間互連的常用術(shù)語,它略有不同,因為 CTE(熱膨脹系數(shù))通常相同,”日月光集團工程/技術(shù)營銷高級總監(jiān) Mark Gerber 說?!坝糜阢~柱的一些一般設計規(guī)則是相同的,但平坦的表面形貌和低應力接頭允許使用的底部填充物具有靈活性。這也可以驅(qū)動單個凸點間距。今天,由于前面提到的路由考慮,對于所使用的晶圓級或晶圓廠級路由,35μm的凸點全陣列間距是可能的?!?/p>

異構(gòu)集成路線圖 描述了封裝的所有方面,包括從焊線到硅通孔的裸片到基板互連。對于倒裝芯片封裝,芯片到基板互連、基板重新分布區(qū)域和基板到板互連都在制造限制中發(fā)揮作用。

7e35c982-f75a-11ed-90ce-dac502259ad0.png

圖 4:倒裝芯片封裝的概念圖

異構(gòu)集成路線圖的第 8 章記錄了當前和預計的封裝技術(shù)推介的概況。第 8.7 小節(jié)(第 41 頁)的表 1 中列出了每種倒裝芯片互連技術(shù)的最小間距。

7e55d98e-f75a-11ed-90ce-dac502259ad0.png

在第 8.8 小節(jié)(第 43 頁)中可以找到基板互連(將封裝連接到電路板的部分)的相應表格。

7e841308-f75a-11ed-90ce-dac502259ad0.png

互連技術(shù)的每一次變革都會帶來新的工藝及其局限性,從而推動創(chuàng)新、良率管理和缺陷檢測。

凸塊技術(shù)限制

凸塊技術(shù)是通過間距、尺寸、高度以及電氣機械特性來衡量的。熱注意事項因材料的 CTE 不匹配而異。翹曲是較大die和晶圓的一個問題,在die貼裝之前對晶圓進行背面研磨會加劇翹曲。

“對于每種類型的互連,間距限制有許多驅(qū)動因素,”ASE 的 Gerber 說?!皬膫鹘y(tǒng)的焊料凸點倒裝芯片互連開始,間距能力取決于底部填充的坍塌高度、走線布線的捕獲焊盤間距、焊球到焊球短路風險的捕獲焊盤間距以及其他幾個與間距相關(guān)的敏感性。預裝凸塊高度有一個定義的高度,但正如 IBM 定義的 C4 術(shù)語——焊料凸塊的直徑和捕獲焊盤尺寸將決定互連的“塌陷或最終高度”。這是使用與間距相關(guān)的焊料凸點的主要間距限制因素?!?/p>

凸點高度由設計決定,也有加工選擇。

“對于標準的電鍍焊料凸點和銅柱凸點,預組裝凸點高度通常在 70μm 到 75μm左右,組裝后塌陷的凸點高度約為 50μm,以便為凸點之間的底部填充流動留出 x、y、z 空間。微凸塊的凸塊高度要低得多,并且涉及的焊料電鍍要少得多。具體來說,根據(jù)間距和末端需求,微凸塊的高度可以小于 10μm,同時減少銅和焊料的高度,”Amkor 的 Scott 說?!皹藴孰婂兒噶贤裹c通常用于 130μm至 250μm 的間距。在 130μm 以下,當以 70μm預組裝凸點高度開始時,凸點之間沒有足夠的 xy 空間?!?/p>

創(chuàng)建銅柱需要比焊料凸點更多的處理步驟。

“當我們過渡到 die-to-die 世界時,技術(shù)是不同的,因為現(xiàn)在你正在處理晶圓,而與 die-to-substrate 相比,planerites 非常好。首先,您創(chuàng)建銅柱,在要獲得焊料或銅柱的初始晶圓上,首先是凸點下金屬 (UBM)。它是向下進入硅的開口上方的一個小蓋子。然后我們用它做一個銅芯,然后在上面放一個錫帽。然后是接收晶圓,它們看起來像是有一個 UBM 焊盤,上面通常有一些鎳金類型的鍍層,因此它既漂亮又原始,”Promex Industries 的 Schaefer 解釋道。

因此,您沒有像層壓基材那樣有輕微的壓痕,而是有輕微的擠壓。我們發(fā)現(xiàn)我們實際上能夠在沒有“焊盤上焊料”的情況下將它們濕焊。' 這就是它們的設計和建造方式。它幾乎就像焊料和焊盤一樣,因為它是一個小圓頂,而不是試圖進入孔內(nèi)?!?/p>

銅柱形成所需的光刻步驟具有限制以及基板設計規(guī)則。

“對于由銅柱和尖端焊帽組成的銅柱,銅柱高度可以定義為一個或多個光致抗蝕劑層厚度的限制,并且當您減小間距時,銅柱的縱橫比銅柱高度與光刻膠材料和成像工具功能一起成為限制,”Gerber 說?!般~柱互連的第二個限制是使用的基板設計規(guī)則。對于 >110um 的精細間距,使用了 2 種主要方法 - BOT(跡線上鍵合)或 ET - 嵌入式跡線,其中銅柱的焊帽放置在跡線頂部,而不是傳統(tǒng)的捕獲焊盤。銅柱尺寸和形狀,包括上述限制,可以限制繼續(xù)縮小間距的能力和路線圖。許多這些限制是由于能夠在基板側(cè)的柱子之間布線。隨著晶圓級 RDL 等新技術(shù)的出現(xiàn),互連路線圖將得到進一步推進,但在底部填充等制造工藝的高度/縱橫比方面仍然存在限制。”

其他人同意底部填充工藝會帶來挑戰(zhàn)?!爱斈惬@得更精細的間距和更小的凸起時,它們會變得更短?,F(xiàn)在越來越難找到底層填充材料。過去,底部填充膠被設計為小于 5 密耳的間隙,現(xiàn)在它們降至 3 密耳,即 75 微米,”Schaefer 說?!艾F(xiàn)在我們開始看到 60 和 25 微米的間隙。我敢肯定人們正在研究新的底部填充膠。但是還有很多事情要做。一方面,當你得到更細的顆粒時,它變得更像淤泥,這使得它更難流動。這是一個需要移除的障礙?!?/p>

管理良率

隨著凸塊技術(shù)變得越來越小,額外的處理步驟——例如,用于創(chuàng)建銅柱的光刻——為良率檢測器開辟了新的機會。對于成功的鍵合工藝,微粒、表面污染物和焊料凸點空洞都會影響良率。這些需要過程控制、計量和檢查。

需要自然控制污染?!耙患?OSAT 投資于降低工廠污染源的水平,從而降低缺陷率,”Amkor 的 Scott 說?!盀r青不會導致缺陷。無論間距如何,都存在相似水平的缺陷?!?/p>

但是音高本身也帶來了一些挑戰(zhàn)?!半S著間距變小和凸點尺寸減小,顆粒污染管理非常重要。對于混合鍵合等其他類型的互連,其中間距減小到 30μm以下并且表面與表面的接觸很重要,基于晶圓的潔凈室環(huán)境對產(chǎn)量至關(guān)重要,”ASE 的 Gerber 說。

底部填充工藝的準備工作也不應被低估。

“一般來說,對于層壓板,你需要在倒裝芯片之后進行底部填充,”Promex 的 Schaefer 說?!拔覀儧Q定將其放置在何處以及如何對其進行回流。我們清潔它以清除芯片和基板之間間隙下的任何助焊劑材料。然后我們將用流動的環(huán)氧樹脂進行底部填充。它旨在浸濕而不留下空隙和那種性質(zhì)的東西。但是,隨著我們進入更精細的球場,我們面臨著挑戰(zhàn)。凸點變得更短,隨著它們變得更短,芯片和基板之間的間隙變得更小,因此更難清潔。想象一下,將兩個載玻片粘在一起,試圖清除它們之間的污垢。”

計量和檢測需求

對于管理過程控制和產(chǎn)量,計量和檢測工具發(fā)揮著重要作用。ASE 的 Gerber 說:“除了在設置和定義的生產(chǎn)間隔時使用的過程中橫截面分析之外,市場上還有一些工具可以幫助提供有關(guān)互連完整性的指導?!?/p>

凸塊工藝和鍵合工藝各自具有需要監(jiān)控的特定特性。對于凸塊,計量學側(cè)重于直徑、高度和共面性。更小的間距需要更嚴格的凸點直徑和高度控制。類似地,隨著凸塊高度的縮小,共面性窗口變得更小。通常,允許有 10% 的變化。例如,30μm的凸點高度會導致 ±3μm 的允許偏差。超過此值會導致粘合不成功或粘合不良。

“鍵合通常使用大回流焊爐完成,”Amkor 高級封裝和技術(shù)集成副總裁 Mike Kelly 說?!盎亓鞴に嚨某跏继卣魇鞘褂藐幱安y來量化回流期間的翹曲,并使用烘箱的溫度映射來確保倒裝芯片部件本身的溫度控制一致。在設置過程中,進行機械芯片提升和檢查以確保良好的焊料潤濕。此外,助焊劑通常通過“浸入式助焊劑”施加,其中芯片凸點“浸入”薄的、嚴格控制的助焊劑儲層中。這些物品的目視檢查是在抽樣的基礎上進行的?!?/p>

目視檢查自動化程度的提高減少了對操作員查看圖像和做出決定的依賴。凸塊連接的指數(shù)增長是一個驅(qū)動因素。鍵合工藝的改變提供了另一個。自對準回流焊工藝是一項成熟的技術(shù)。與先進封裝中常用的熱壓鍵合,有通過電氣測試的可靠性機制。這反過來又促使使用 X 射線檢測和計量工具來查看鍵合后的凸點。

“對于低復雜性封裝,設施可以擺脫操作員和手動檢查。對于具有 100 個凸點的零件,此方法是可行的。在 1,000 次顛簸時,這絕對是一種壓力。一旦零件有 10,000 個凸點,就沒有機會了。我們超越了這一點,我們需要轉(zhuǎn)向下一個方法,”Bruker 應用和產(chǎn)品管理總監(jiān) Frank Chen指出. “質(zhì)量和復雜性是相輔相成的,因為當你試圖制造更復雜的東西時,你的產(chǎn)量會受到影響,并且需要一些新的工具。而工裝既是制程工具,又是計量工具,兩者需要并行推進。從我們自己的研究中,我們看到,一旦你進行了 1,000 次顛簸,你就需要開始思考‘我的手動技術(shù)不夠用,我需要一些新的東西?!?/p>

各種檢測和計量工具可用于支持封裝制造。

“有幾種方法可以或應該用于實現(xiàn)過程控制。首先,傳統(tǒng)二維檢測 (AOI) 用于每個工藝流程(即 IQC、OQA、照片、清潔、電鍍等)的 100% 表面缺陷檢測。接下來,二維計量 (AOI) 可用于控制凸點尺寸和直徑尺寸控制。此外,3D 計量 (AOI) 可用于采樣凸塊高度/共面度計量信息采集(這通常使用基于激光三角測量的技術(shù)完成),”O(jiān)nto Innovation 產(chǎn)品營銷經(jīng)理 Nathan Peng說. “此外,3D 計量可以針對單個凸點高度特征,通常使用白光干涉儀技術(shù)收集。此外,還有一些方法可以檢測凸點頂部的有機殘留物,這些有機殘留物可能導致凸點與焊盤連接失敗?!?/p>

結(jié)論

需要更高互連數(shù)量的產(chǎn)品繼續(xù)推動互連路線圖。每種倒裝芯片技術(shù)都有制造限制,包括材料特性、挑戰(zhàn)底部填充技術(shù)的縮小尺寸,以及增加使用光刻技術(shù)來創(chuàng)建互連結(jié)構(gòu)。鍵合工藝的任何變化都會導致計量和檢測步驟的增加,以滿足良率和質(zhì)量目標。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    462

    文章

    53227

    瀏覽量

    454843
  • 電路
    +關(guān)注

    關(guān)注

    173

    文章

    6058

    瀏覽量

    176892
  • 焊盤
    +關(guān)注

    關(guān)注

    6

    文章

    597

    瀏覽量

    39418

原文標題:倒裝芯片,挑戰(zhàn)越來越大

文章出處:【微信號:wc_ysj,微信公眾號:旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    控制變壓器噪音越來越大,是鐵芯在抗議嗎?

    “凌晨兩點,控制柜里嗡嗡響,巡檢以為是風機,結(jié)果關(guān)掉風機后聲音更大了……”——這是某食品廠值班長在論壇里貼出的錄音。噪音,往往被忽視,卻是CXK控制變壓器壽命的“早期預警”。硅鋼片再平整,也怕兩點:應力與諧波。先說應力。CXK出廠前會做退火處理,把沖片應力降到50MPa以下,可運輸途中磕碰、安裝時螺絲對角緊固不均,都會在接縫處重新產(chǎn)生200MPa以上的局部應
    的頭像 發(fā)表于 08-19 11:13 ?315次閱讀
    控制變壓器噪音<b class='flag-5'>越來越大</b>,是鐵芯在抗議嗎?

    LCD高清平板對偏壓供電電路設計的挑戰(zhàn)

    隨著消費者追求極致的平板視覺體驗,目前市場上最新一代的平板電腦LCD屏幕的尺寸、分辨率和刷新率的規(guī)格都越來越高,這些變化使得設計LCD偏壓供電電路的面臨越來越大挑戰(zhàn)。
    的頭像 發(fā)表于 08-01 10:04 ?4281次閱讀
    LCD高清平板對偏壓供電電路設計的<b class='flag-5'>挑戰(zhàn)</b>

    STM32H725VGH3時鐘通過tim3采集頻率,在不同的壓強下會與正確的頻率相差幾十到200hz左右,為什么?

    穩(wěn)定的,只有個位數(shù)的波動,這是什么原因,通過濾波會導致響應時間慢,同時變化壓強會導致頻率的誤差越來越大。
    發(fā)表于 07-29 09:48

    LED芯片越亮,發(fā)熱量越大,還是芯片越暗,發(fā)熱量越大?

    LED芯片越亮,發(fā)熱量越大,還是芯片越暗,發(fā)熱量越大?遇到這個問題,相信很多人都會認為是芯片越暗,發(fā)熱量
    的頭像 發(fā)表于 07-21 16:16 ?499次閱讀
    LED<b class='flag-5'>芯片</b>越亮,發(fā)熱量<b class='flag-5'>越大</b>,還是<b class='flag-5'>芯片</b>越暗,發(fā)熱量<b class='flag-5'>越大</b>?

    后摩爾時代:芯片不是越來越涼,而是越來越

    1500W,而在消費領域,旗艦顯卡RTX5090也首次引入了液態(tài)金屬這一更高效但成本更高的熱界面材料(TIM)。為什么芯片越來越熱?它的熱從哪里來?芯片內(nèi)部每一個晶體管
    的頭像 發(fā)表于 07-12 11:19 ?863次閱讀
    后摩爾時代:<b class='flag-5'>芯片</b>不是<b class='flag-5'>越來越</b>涼,而是<b class='flag-5'>越來越</b>燙

    倒裝芯片鍵合技術(shù)的特點和實現(xiàn)過程

    本文介紹了倒裝芯片鍵合技術(shù)的特點和實現(xiàn)過程以及詳細工藝等。
    的頭像 發(fā)表于 04-22 09:38 ?1851次閱讀
    <b class='flag-5'>倒裝</b><b class='flag-5'>芯片</b>鍵合技術(shù)的特點和實現(xiàn)過程

    全面剖析倒裝芯片封裝技術(shù)的內(nèi)在機制、特性優(yōu)勢、面臨的挑戰(zhàn)及未來走向

    半導體技術(shù)的日新月異,正引領著集成電路封裝工藝的不斷革新與進步。其中,倒裝芯片(Flip Chip)封裝技術(shù)作為一種前沿的封裝工藝,正逐漸占據(jù)半導體行業(yè)的核心地位。本文旨在全面剖析倒裝芯片
    的頭像 發(fā)表于 03-14 10:50 ?1273次閱讀

    開關(guān)電源的PCB版圖設計及其電磁兼容分析(建議下載!)

    摘要21世紀,電子領域發(fā)展迅速,使得由集成電路構(gòu)成的電子系統(tǒng)朝著大規(guī)模、小體積和高速度的方向發(fā)展。隨著芯片的體積越來越小,電路的開關(guān)速度越來越快,PCB的密度越來越大,信號的工作頻率
    發(fā)表于 03-08 10:13

    倒裝芯片封裝:半導體行業(yè)邁向智能化的關(guān)鍵一步!

    芯片封裝工藝的原理、特點、優(yōu)勢、挑戰(zhàn)以及未來發(fā)展趨勢。一、倒裝芯片封裝工藝的原理倒裝芯片封裝工藝
    的頭像 發(fā)表于 02-22 11:01 ?1033次閱讀
    <b class='flag-5'>倒裝</b><b class='flag-5'>芯片</b>封裝:半導體行業(yè)邁向智能化的關(guān)鍵一步!

    VirtualLab Fusion應用:用于光束切趾的圓鋸齒光闌

    摘要 各個工業(yè)部門對能量分布均勻的激光束(平頂光束)的需求越來越大。眾所周知,具有陡峭邊緣輪廓的光束更容易產(chǎn)生衍射波紋。這些波紋在某些光學系統(tǒng)中可能會增強,例如自聚焦情況下的放大。在這個用例中
    發(fā)表于 01-02 16:38

    倒裝芯片的優(yōu)勢_倒裝芯片的封裝形式

    ?? 一、倒裝芯片概述 倒裝芯片(Flip Chip),又稱FC,是一種先進的半導體封裝技術(shù)。該技術(shù)通過將芯片的有源面(即包含晶體管、電阻、
    的頭像 發(fā)表于 12-21 14:35 ?3159次閱讀
    <b class='flag-5'>倒裝</b><b class='flag-5'>芯片</b>的優(yōu)勢_<b class='flag-5'>倒裝</b><b class='flag-5'>芯片</b>的封裝形式

    倒裝芯片(flip chip)算先進封裝嗎?未來發(fā)展怎么樣?

    來源:電子制造工藝技術(shù) 倒裝芯片(Flip chip)是一種無引腳結(jié)構(gòu),一般含有電路單元。設計用于通過適當數(shù)量的位于其面上的錫球(導電性粘合劑所覆蓋),在電氣上和機械上連接于電路。 倒裝芯片
    的頭像 發(fā)表于 12-02 09:25 ?1643次閱讀
    <b class='flag-5'>倒裝</b><b class='flag-5'>芯片</b>(flip chip)算先進封裝嗎?未來發(fā)展怎么樣?

    芯片倒裝與線鍵合相比有哪些優(yōu)勢

    線鍵合與倒裝芯片作為封裝技術(shù)中兩大重要的連接技術(shù),各自承載著不同的使命與優(yōu)勢。那么,芯片倒裝(Flip Chip)相對于傳統(tǒng)線鍵合(Wire Bonding)究竟有哪些優(yōu)勢呢?
    的頭像 發(fā)表于 11-21 10:05 ?1960次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>倒裝</b>與線鍵合相比有哪些優(yōu)勢

    探索倒裝芯片互連:從原理到未來的全面剖析

    在半導體行業(yè),倒裝芯片(Flip Chip)技術(shù)以其高密度、高性能和短互連路徑等優(yōu)勢,逐漸成為高性能集成電路(IC)封裝的主流選擇。倒裝芯片技術(shù)通過將
    的頭像 發(fā)表于 11-18 11:41 ?1732次閱讀
    探索<b class='flag-5'>倒裝</b><b class='flag-5'>芯片</b>互連:從原理到未來的全面剖析

    FCCSP與FCBGA都是倒裝有什么區(qū)別

    本文簡單介紹了倒裝芯片球柵陣列封裝與倒裝芯片級封裝的概念與區(qū)別。 FCCSP與FCBGA都是倒裝,怎么區(qū)分?有什么區(qū)別?
    的頭像 發(fā)表于 11-16 11:48 ?5390次閱讀
    FCCSP與FCBGA都是<b class='flag-5'>倒裝</b>有什么區(qū)別