RISC-V架構(gòu)師從過去指令集設(shè)計的錯誤中吸取的教訓(xùn)
|
過去的錯誤 |
RV32I吸取的經(jīng)驗教訓(xùn) |
|||
| ARM-32 (1986) | MIPS-32 (1986) | X86-32（1978） | ||
| 成本 | 必須支持整數(shù)乘除法 | 必須支持整數(shù)乘除法 | 8 位以及 16 位操作、必須支持整數(shù)乘除法 | 無 8 位、16 位操作、可選的整數(shù)乘除法支持(RV32M) |
| 簡潔性 | 無零寄存器、條件指令執(zhí)行、復(fù)雜的尋址模式、棧操作指令(push/pop)、算術(shù)/邏輯指令中存在的移位 | 立即數(shù)支持零擴(kuò)展及符號擴(kuò)展、一些算術(shù)指令會造成溢出異常 | 無零寄存器、復(fù)雜的過程調(diào)用指令(enter/leave)棧指令(push/pop)、復(fù)雜尋址模式、循環(huán)指令 | 寄存器x0專門用于存放常數(shù)0、立即數(shù)只進(jìn)行符號擴(kuò)展、一種數(shù)據(jù)尋址模式、沒有條件執(zhí)行、沒有復(fù)雜的函數(shù)調(diào)用指令以及棧指令、算術(shù)指令不拋異常、使用單獨的移位指令來處理移位操作 |
| 性能 | 分支指令使用條件碼、在不同格式的指令中，源和目的寄存器的位置不同、加載多個計算得到的立即數(shù)、PC是一個通用寄存器 | 在不同格式的指令中，源和目的寄存器的位置不同 | 分支指令使用條件碼、每個指令中最多只能使用兩個寄存器 | 使用同一條指令實現(xiàn)比較及跳轉(zhuǎn)（不使用條件碼）、每條指令三個寄存器、不能一次load多個數(shù)據(jù)、不同指令格式中，泊及目的寄存器字段位置固定、立即數(shù)是常數(shù)（不是由計算得出的）、PC不是通用寄存器 |
| 架構(gòu)和具體實現(xiàn) | 將PC像普通寄存器一樣讀寫，這樣暴露了流水線長度 | 分支指令延遲槽Load指令延遲槽、乘除法使用單獨的HI、LO寄存器 | 寄存器不是通用的（AX，CX，DX，DI，SI有特殊用途） | 分支指令沒有延遲槽、Load指令無延遲槽、通用寄存器 |
| 增長空間 | 有限的指令碼空間 | 有限的指令碼空間 | 大量可用的指令碼空間 | |
| 程序大小 | 僅有32bit指令（Thumb-2是作為一個獨立的ISA） | 僅32bit指令（microMIPS是作為一個獨立的ISA） | 指令長度可用是不同字節(jié)，但這是一個很不好的選擇。 | 32位指令+16位RV32C擴(kuò)展 |
| 易于編程/編譯/鏈接 | 僅15個寄存器內(nèi)存數(shù)據(jù)必須對齊、不規(guī)則的數(shù)據(jù)尋址模式、不一致的性能計數(shù)器 | 內(nèi)存數(shù)據(jù)必須對齊、不規(guī)則的數(shù)據(jù)尋址模式、不一致的性能計數(shù)器 | 僅15個寄存器中內(nèi)存數(shù)據(jù)必須對齊、不規(guī)則的數(shù)據(jù)尋址模式、不一致的性能計數(shù)器 | 31個寄存器、數(shù)據(jù)可用不對齊、PC相對的數(shù)據(jù)尋址模式、對稱的數(shù)據(jù)尋址模式、定義在加構(gòu)中的性能計數(shù)器 |
RISC-V架構(gòu)師從過去指令集設(shè)計的錯誤中吸取的教訓(xùn)。通常的教訓(xùn)是避免過去的ISA“優(yōu)化”。經(jīng)驗和教訓(xùn)按照第一章中提出的七個ISA指標(biāo)進(jìn)行分類。在成本，簡單性和性能下列出的許多指令集特性可以互換，因為這只是設(shè)計的偏好問題，但不管它們出現(xiàn)在哪里，它們都很重要。
摘自《RISC-V-Reader》中文版
審核編輯黃宇
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
架構(gòu)師
+關(guān)注
關(guān)注
0文章
47瀏覽量
4857 -
RISC-V
+關(guān)注
關(guān)注
47文章
2694瀏覽量
50808
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
Tenstorrent 首席架構(gòu)師：未來 RISC-V 會是計算機(jī)的主流
當(dāng)前，按指令集架構(gòu)（ISA）分類，主流架構(gòu)包括 x86 架構(gòu)、ARM 架構(gòu)和 RISC-V
發(fā)表于 07-17 11:26
?1288次閱讀
同一水平的 RISC-V 架構(gòu)的 MCU，和 ARM 架構(gòu)的 MCU 相比，運(yùn)行速度如何？
ARM 架構(gòu)與 RISC-V 架構(gòu)的 MCU 在同一性能水平下的運(yùn)行速度對比，需從架構(gòu)設(shè)計原點、指令集特性及實際測試數(shù)據(jù)展開剖析。以 ARM
RISC-V和ARM有何區(qū)別？
與RISC-VARM是一種精簡指令集（RISC），以該指令集為基礎(chǔ)的處理器通常被稱為ARM芯片，它在全球范圍內(nèi)得到了極為廣泛的應(yīng)用。而RISC-V
RISC-V核低功耗MCU指令集架構(gòu)(ISA)特點
RISC-V核低功耗MCU通過開源生態(tài)、模塊化架構(gòu)與能效優(yōu)化技術(shù)，成為物聯(lián)網(wǎng)、穿戴設(shè)備等領(lǐng)域的理想選擇?。 一、?開源與可定制性? 完全開源免費(fèi)?：RISC-V ISA無需專利授權(quán)費(fèi)用，允許開發(fā)者
關(guān)于RISC-V芯片的應(yīng)用學(xué)習(xí)總結(jié)
RISC-V芯片作為一種基于精簡指令集計算（RISC）原則的開源指令集架構(gòu)（ISA）芯片，近年來在多個領(lǐng)域展現(xiàn)出了廣泛的應(yīng)用潛力和顯著優(yōu)勢。
發(fā)表于 01-29 08:38
RISC-V MCU技術(shù)
嘿，咱來聊聊RISC-V MCU技術(shù)哈。
這RISC-V MCU技術(shù)呢，簡單來說就是基于一個叫RISC-V的指令集架構(gòu)做出的微控制器技術(shù)。
發(fā)表于 01-19 11:50
risc-v芯片在電機(jī)領(lǐng)域的應(yīng)用展望
RISC-V作為一種開源的指令集架構(gòu)，近年來在芯片設(shè)計領(lǐng)域嶄露頭角，并逐漸在電機(jī)控制領(lǐng)域展現(xiàn)出其獨特優(yōu)勢。隨著電機(jī)技術(shù)的不斷進(jìn)步和應(yīng)用需求的多樣化，RISC-V芯片有望為電機(jī)控制帶來更
發(fā)表于 12-28 17:20
RISC-V架構(gòu)及MRS開發(fā)環(huán)境回顧
。RISC-V是一種特定指令集架構(gòu)。RISC-V指令集類似于INTEL的X86、ARM指令集，是
發(fā)表于 12-16 23:08
基于risc-v架構(gòu)的芯片與linux系統(tǒng)兼容性討論
：
RISC-V架構(gòu)概述
RISC-V（Reduced Instruction Set Computing - V）是一個開源的可自由使用、修改和分發(fā)的
發(fā)表于 11-30 17:20
關(guān)于RISC-V學(xué)習(xí)路線圖推薦
一個號的RISC-V學(xué)習(xí)路線圖可以幫助學(xué)習(xí)者系統(tǒng)地掌握RISC-V架構(gòu)的相關(guān)知識。比如以下是一個較好的RISC-V學(xué)習(xí)路線圖：
一、基礎(chǔ)知識準(zhǔn)備
計算機(jī)體系結(jié)構(gòu)基礎(chǔ) ：
了解計算機(jī)的基
發(fā)表于 11-30 15:21
什么是RISC-V？以及RISC-V和ARM、X86的區(qū)別
需要一種更加開放的指令集架構(gòu)，以便更多的公司和個人可以參與到處理器的設(shè)計和開發(fā)中。這也是為什么RISC-V采用BSD開源協(xié)議，可以自由地使用和分發(fā)。
靈活性：傳統(tǒng)的
發(fā)表于 11-16 16:14
RISC-V的指令集位寬的幾點學(xué)習(xí)心得
在學(xué)習(xí)RISC-V指令集過程中，指令位寬大多是32位和64的，它并不像其它指令集，還有8位的古老指令集
發(fā)表于 10-31 22:05
RISC-V，即將進(jìn)入應(yīng)用的爆發(fā)期
RISC-V是一種開放標(biāo)準(zhǔn)指令集架構(gòu) （ISA），最初由加州大學(xué)伯克利分校的研究人員于2010年開發(fā)。業(yè)界稱，這種開源特性為芯片設(shè)計者提供了極大的靈活性，可以根據(jù)具體需求定制AI加速器。
而AI
發(fā)表于 10-31 16:06
工商網(wǎng)監(jiān)
評論