端口
端口是模塊與外界交互的接口,對(duì)外部環(huán)境而言,模塊內(nèi)部是不可見(jiàn)的,對(duì)模塊的調(diào)用只能通過(guò)端口連接進(jìn)行
端口基本語(yǔ)法約定如下:
端口必須被聲明
端口聲明不可重復(fù)
端口聲明既可在端口列表內(nèi)也可在列表外
模塊間的數(shù)據(jù)只能通過(guò)端口進(jìn)行
端口聲明
根據(jù)端口的方向,端口類(lèi)型有3種:輸入(input)、輸出(output)和雙向端口(inout)
- input 和 output 只能是
wire型 - output 既可以是
wire也可以是reg- 需要保存數(shù)值時(shí),用
reg - 不需要保存數(shù)值時(shí),用
wire
- 需要保存數(shù)值時(shí),用
reg類(lèi)型是用于保存數(shù)值的,而輸入端只能反映與其相連的外部信號(hào)的變化,并不能保存這些信號(hào)的值
端口連接規(guī)則

對(duì)于inpu和output我是這樣理解的,內(nèi)部是reg外部就應(yīng)該是wire
就比如input這一端,外部是reg,內(nèi)部是wire,在這個(gè)一端,已經(jīng)有一個(gè)reg類(lèi)型可以用來(lái)保存數(shù)據(jù),不需要用到兩個(gè)reg來(lái)保存數(shù)值
端口連接方式
端口連接的方式有兩種:按位置連接 和 按名稱連接
- 按位置連接
調(diào)用模塊的端口名必須與被調(diào)用模塊端口列表中的位置保持一致//調(diào)用模塊 module name(……); //端口定義 //端口描述 /*a, b, c, d分別對(duì)用調(diào)用模塊 中的in1, in2, sel, dout*/ mux u1(a, b, c, d); endmodule //調(diào)用模塊 module mux (in1, in2, sel, dout); //端口定義 //端口描述 //邏輯描述 endmodule - 按名稱連接
格式為:模塊名 模塊實(shí)例化名 (.被調(diào)用模塊端口名(調(diào)用模塊端口名));
其中,模塊實(shí)例化名是自己隨意定的一個(gè)名字,方便記憶就好//調(diào)用模塊 module name(……); //端口定義 //端口描述 //模塊調(diào)用,也叫實(shí)例化 //對(duì)應(yīng)方式和上一個(gè)相同 mux u1(.in1(a), .in2(b), .sel(c), .dout(d)); endmodule //被調(diào)用模塊 module mux(in1, in2, sel, dout); //端口定義 //端口描述 //邏輯描述 endmodule
-
Verilog設(shè)計(jì)
+關(guān)注
關(guān)注
0文章
20瀏覽量
6718 -
verilog接口
+關(guān)注
關(guān)注
0文章
2瀏覽量
4567
發(fā)布評(píng)論請(qǐng)先 登錄
使用Verilog/SystemVerilog硬件描述語(yǔ)言練習(xí)數(shù)字硬件設(shè)計(jì)
SDI_OUT端口與屏幕連接后顯示噪音該怎么辦?
Verilog 模塊與端口
如何把硬件不規(guī)則的端口IO映射到一個(gè)規(guī)則的軟件端口中?
Verilog代碼命名六大黃金規(guī)則
Verilog HDL的基礎(chǔ)知識(shí)詳細(xì)說(shuō)明
verilog中端口類(lèi)型有哪三種_verilog語(yǔ)言入門(mén)教程
Verilog系統(tǒng)函數(shù)和邊沿檢測(cè)
System Verilog的概念以及與Verilog的對(duì)比
verilog雙向端口的使用
verilog調(diào)用模塊端口對(duì)應(yīng)方式
verilog中端口類(lèi)型有哪三種
Verilog表達(dá)式的位寬確定規(guī)則

Verilog端口連接規(guī)則
評(píng)論