chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog端口連接規(guī)則

冬至子 ? 來(lái)源:行走的BUG永動(dòng)機(jī) ? 作者:行走的BUG永動(dòng)機(jī) ? 2023-05-26 16:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

端口

端口是模塊與外界交互的接口,對(duì)外部環(huán)境而言,模塊內(nèi)部是不可見(jiàn)的,對(duì)模塊的調(diào)用只能通過(guò)端口連接進(jìn)行

端口基本語(yǔ)法約定如下:

端口必須被聲明

端口聲明不可重復(fù)

端口聲明既可在端口列表內(nèi)也可在列表外

模塊間的數(shù)據(jù)只能通過(guò)端口進(jìn)行

端口聲明

根據(jù)端口的方向,端口類(lèi)型有3種:輸入(input)、輸出(output)和雙向端口(inout)

  • input 和 output 只能是wire
  • output 既可以是 wire 也可以是 reg
    • 需要保存數(shù)值時(shí),用reg
    • 不需要保存數(shù)值時(shí),用wire

reg類(lèi)型是用于保存數(shù)值的,而輸入端只能反映與其相連的外部信號(hào)的變化,并不能保存這些信號(hào)的值

端口連接規(guī)則

1.jpg

對(duì)于inpuoutput我是這樣理解的,內(nèi)部是reg外部就應(yīng)該是wire

就比如input這一端,外部是reg,內(nèi)部是wire,在這個(gè)一端,已經(jīng)有一個(gè)reg類(lèi)型可以用來(lái)保存數(shù)據(jù),不需要用到兩個(gè)reg來(lái)保存數(shù)值

端口連接方式

端口連接的方式有兩種:按位置連接按名稱連接

  1. 按位置連接
    調(diào)用模塊的端口名必須與被調(diào)用模塊端口列表中的位置保持一致
    //調(diào)用模塊
    module name(……);
        //端口定義
        //端口描述
    
    
        /*a, b, c, d分別對(duì)用調(diào)用模塊
           中的in1, in2, sel, dout*/
        mux u1(a, b, c, d);
    
    endmodule
    
    
    //調(diào)用模塊
    module mux (in1, in2, sel, dout);
        //端口定義
        //端口描述
        //邏輯描述
    endmodule
    
  2. 按名稱連接
    格式為:
    模塊名 模塊實(shí)例化名 (.被調(diào)用模塊端口名(調(diào)用模塊端口名));
    其中,模塊實(shí)例化名 是自己隨意定的一個(gè)名字,方便記憶就好
    //調(diào)用模塊
    module name(……);
        //端口定義
        //端口描述
    
        //模塊調(diào)用,也叫實(shí)例化
        //對(duì)應(yīng)方式和上一個(gè)相同
        mux u1(.in1(a), .in2(b), .sel(c), .dout(d));
    endmodule
    
    //被調(diào)用模塊
    module mux(in1, in2, sel, dout);
        //端口定義
        //端口描述
        //邏輯描述
    endmodule
    
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Verilog設(shè)計(jì)
    +關(guān)注

    關(guān)注

    0

    文章

    20

    瀏覽量

    6718
  • verilog接口
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    4567
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    使用Verilog/SystemVerilog硬件描述語(yǔ)言練習(xí)數(shù)字硬件設(shè)計(jì)

    在實(shí)例化模塊時(shí),使用Verilog時(shí)有兩種常用的方式來(lái)進(jìn)行模塊端口的信號(hào)連接:按端口順序以及按端口名稱
    的頭像 發(fā)表于 09-08 09:04 ?2327次閱讀

    SDI_OUT端口與屏幕連接后顯示噪音該怎么辦?

    mvisdi_viodc_2VP7.bit從'viodc_sdi_verilog \ Bit Files'目錄復(fù)制到fpga芯片。但它不起作用。板的SDI-IN端口與視頻信號(hào)連接,SDI_OUT
    發(fā)表于 08-14 07:15

    Verilog 模塊與端口

    :輸入、輸出端口可以采用向量的方式表示,例如:4輸入端a0,a1,a2,a3,與4輸入端b0,b1,b2,b3, 一一對(duì)應(yīng)相與,其結(jié)果賦給對(duì)應(yīng)的c0,c1,c2,3;Verilog 的描述如下
    發(fā)表于 07-23 23:08

    如何把硬件不規(guī)則端口IO映射到一個(gè)規(guī)則的軟件端口中?

    如何把硬件不規(guī)則端口IO映射到一個(gè)規(guī)則的軟件端口中?
    發(fā)表于 10-15 09:25

    Verilog代碼命名六大黃金規(guī)則

    電子發(fā)燒友網(wǎng)核心提示: 關(guān)于Verilog代碼中命名的六大黃金規(guī)則。 1. 系統(tǒng)級(jí)信號(hào)的命名。 系統(tǒng)級(jí)信號(hào)指復(fù)位信號(hào),置位信號(hào),時(shí)鐘信號(hào)等需要輸送到各個(gè)模塊的全局信號(hào);系統(tǒng)信號(hào)以字
    發(fā)表于 09-04 14:40 ?6572次閱讀

    模塊和端口介紹

    verilog的相關(guān)學(xué)習(xí)和介紹,主要介紹模塊和端口
    發(fā)表于 11-10 10:21 ?0次下載

    Verilog HDL的基礎(chǔ)知識(shí)詳細(xì)說(shuō)明

    硬件描述語(yǔ)言基本語(yǔ)法和實(shí)踐 (1)VHDL 和Verilog HDL的各自特點(diǎn)和應(yīng)用范圍 (2)Verilog HDL基本結(jié)構(gòu)語(yǔ)言要素與語(yǔ)法規(guī)則 (3) Verilog HDL組
    發(fā)表于 07-03 17:36 ?54次下載
    <b class='flag-5'>Verilog</b> HDL的基礎(chǔ)知識(shí)詳細(xì)說(shuō)明

    verilog端口類(lèi)型有哪三種_verilog語(yǔ)言入門(mén)教程

    本文主要闡述了verilog端口的三種類(lèi)型及verilog語(yǔ)言入門(mén)教程。
    發(fā)表于 08-27 09:29 ?1.2w次閱讀

    Verilog系統(tǒng)函數(shù)和邊沿檢測(cè)

    “ 本文主要分享了在Verilog設(shè)計(jì)過(guò)程中一些經(jīng)驗(yàn)與知識(shí)點(diǎn),主要包括Verilog仿真時(shí)常用的系統(tǒng)任務(wù)、雙向端口的使用(inout)、邊沿檢測(cè)”
    的頭像 發(fā)表于 03-15 13:34 ?3060次閱讀

    System Verilog的概念以及與Verilog的對(duì)比

    Verilog模塊之間的連接是通過(guò)模塊端口進(jìn)行的。 為了給組成設(shè)計(jì)的各個(gè)模塊定義端口,我們必須對(duì)期望的硬件設(shè)計(jì)有一個(gè)詳細(xì)的認(rèn)識(shí)。 不幸的是,在設(shè)計(jì)的早期,我們很難把握設(shè)計(jì)的細(xì)節(jié)。 而且
    的頭像 發(fā)表于 06-12 10:05 ?2210次閱讀

    Verilog實(shí)現(xiàn)講解

    寫(xiě)verilog第一步肯定需要將輸入輸出端口,常量等信息補(bǔ)齊全;
    的頭像 發(fā)表于 06-16 09:52 ?1069次閱讀
    <b class='flag-5'>Verilog</b>實(shí)現(xiàn)講解

    verilog雙向端口的使用

    Verilog硬件描述語(yǔ)言中,端口是指連接模塊(Module)與其他模塊、寄存器或是物理設(shè)備的輸入或輸出接口。單向端口可以作為輸入或輸出使用,而雙向
    的頭像 發(fā)表于 02-23 10:18 ?2464次閱讀

    verilog調(diào)用模塊端口對(duì)應(yīng)方式

    Verilog是一種硬件描述語(yǔ)言(HDL),廣泛應(yīng)用于數(shù)字電路設(shè)計(jì)和硬件驗(yàn)證。在Verilog中,模塊是構(gòu)建電路的基本單元,而模塊端口對(duì)應(yīng)方式則用于描述模塊之間信號(hào)傳遞的方式。本文將介紹
    的頭像 發(fā)表于 02-23 10:20 ?2933次閱讀

    verilog端口類(lèi)型有哪三種

    Verilog 中,端口類(lèi)型有三種:輸入端口(input)、輸出端口(output)和雙向端口(inout)。 輸入
    的頭像 發(fā)表于 02-23 10:28 ?3821次閱讀

    Verilog表達(dá)式的位寬確定規(guī)則

    很多時(shí)候,Verilog中表達(dá)式的位寬都是被隱式確定的,即使你自己設(shè)計(jì)了位寬,它也是根據(jù)規(guī)則先確定位寬后,再擴(kuò)展到你的設(shè)計(jì)位寬,這常常會(huì)導(dǎo)致結(jié)果產(chǎn)生意想不到的錯(cuò)誤。
    的頭像 發(fā)表于 10-22 15:41 ?2071次閱讀
    <b class='flag-5'>Verilog</b>表達(dá)式的位寬確定<b class='flag-5'>規(guī)則</b>