英特爾在巴塞羅那世界移動通信大會 (Mobile World Congress, MWC) 期間宣布推出全新英特爾 Agilex 7 FPGA 和 SoC (AGI 041)，為在現(xiàn)代數(shù)據(jù)中心、通信和企業(yè)網(wǎng)絡(luò)中創(chuàng)建高速、低時延、安全的基礎(chǔ)設(shè)施提供支持。這些設(shè)備可用于開發(fā)先進的 SmartNIC 和基礎(chǔ)設(shè)施處理單元 (IPU)，用以管理高速存儲和加速服務(wù)器，并可通過多個獨立的 PCIe 5.0 端口連接至多個服務(wù)器 CPU，同時支持 100G、200G 和 400G 以太網(wǎng)數(shù)據(jù)中心基礎(chǔ)設(shè)施連接。英特爾 AGI 041 FPGA 和 SoC 配備全新內(nèi)核芯片，內(nèi)含 400 萬個邏輯單元、335 Mbit M20K 模塊和兩個嵌入式 SRAM（eSRAM，位于可編程邏輯結(jié)構(gòu)中），以及 4 個高性能 200G 加解密模塊（可組合使用，為 400G 和 800G 密碼操作任務(wù)提供支持）。全新設(shè)備旨在滿足數(shù)據(jù)中心基礎(chǔ)設(shè)施、云服務(wù)提供商 (CSP)、5G 通信服務(wù)提供商 (CoSP) 當(dāng)前和未來的多種需求。

英特爾 Agilex 7 FPGA 和 SoC (AGI 041) 是英特爾 Agilex 7 FPGA I 系列 產(chǎn)品家族中的最新產(chǎn)品

全新 I 系列產(chǎn)品還包含配備 116 Gbps SERDES 收發(fā)器的 F-Tile 和配備 PCIe 5.0 控制器和收發(fā)器的 R-Tile。AGI 041 FPGA 和 SoC 中包含的 R-Tile 支持多主機部署。全新設(shè)備中經(jīng)過升級的 R-Tile 支持 Compute Express Link (CXL) 2.0，可通過獨立的 PCIe 端口與多個獨立的 CPU 主機連接。這些獨立的 PCIe 5.0 和 CXL 2.0 端口大大擴展了主機的連接性能，對于數(shù)據(jù)中心應(yīng)用尤其有用。在這些應(yīng)用中，一個 FPGA 或 SoC 可用作多達 6 個英特爾 至強 CPU 的加速器，并通過 6 組獨立的 PCIe 5.0 x8 端口進行通信。

英特爾 Agilex 7 FPGA 和 SoC FPGA (AGI 041) 中的 R-Tile 可通過完全獨立的 PCIe 5.0 和 CXL 2.0 端口支持多主機連接

全新設(shè)備將為英特爾的客戶與合作伙伴在要求 400GbE 帶寬的 IPU 應(yīng)用中提供強大助力。英特爾數(shù)據(jù)中心與人工智能事業(yè)部執(zhí)行副總裁兼總經(jīng)理 Sandra Rivera 表示，IPU 和其他數(shù)據(jù)中心應(yīng)用目前是英特爾 可編程邏輯器件增長最快的市場。

英特爾還在 MWC 期間展示了兩個 FPGA 演示案例，即大規(guī)模 MIMO (mMIMO) 白盒硬件開發(fā)平臺和加速虛擬蜂窩基站路由器解決方案：

支持 400G 的英特爾 eASIC N5X080 設(shè)備

英特爾 eASIC 設(shè)備屬于結(jié)構(gòu)化 ASIC（一種介于 FPGA 和標準單元 ASIC 之間的中間技術(shù)），其單位成本和功耗較 FPGA 更低，上市時間 (TTM) 比標準單元 ASIC 更短，一次性工程 (NRE) 成本比標準單元 ASIC 更低。英特爾 eASIC N5X080 設(shè)備專為 SmartNIC 和 IPU 應(yīng)用設(shè)計，內(nèi)含 8.77M eCell 和 229 Mbit M10K 內(nèi)存模塊，以及 1 MB Mega SRAM 內(nèi)存。兩個 200G 以太網(wǎng) MAC 及 8 個 53G 收發(fā)器，最高支持 400G 以太網(wǎng)連接。PCIe 5.0 控制器可用于多主機連接，每個控制器支持 x8 或 2 個 x4 插槽配置。這些功能特性與英特爾 Agilex 7 AGI 041 FPGA 的功能特性相似，一旦 FPGA 實現(xiàn)得到驗證，即可進入批量部署階段，并可經(jīng)硬核化成為成本和功耗更低的英特爾 eASIC N5X080 設(shè)備。

基于英特爾 eASIC N5X080 架構(gòu)的 ASIC 設(shè)備可支持 400G 網(wǎng)絡(luò)連接、PCIe 5.0 多主機連接以及額外 8MB 片上內(nèi)存

基于英特爾 Agilex 7 FPGA AGF027/014 R24C 雙 F-Tile 封裝的 MIMO 白盒：

全新英特爾 mMIMO 白盒是面向英特爾 mMIMO 支持包的硬件開發(fā)平臺。mMIMO 白盒由英特爾 Agilex 7 FPGA 提供支持，每個 FPGA 配備 2 個 F-Tile，并且包括所有必要的前傳接口、具有集成數(shù)字前端 (DFE) 的數(shù)據(jù)轉(zhuǎn)換器和集成射頻前端 (RFFE)。mMIMO 白盒是 mMIMO 無線電應(yīng)用綜合開發(fā)平臺的重要部分。

mMIMO 白盒支持控制平面 (C-Plane)、用戶平面 (U-Plane) 和同步平面 (S-Plane)，包括 IEEE1588 和 SyncE，并具有精確定時協(xié)議 (PTP) 軟件堆棧和伺服功能，可滿足 O-RAN 增強型 O-RU 規(guī)范（包括對電信配置文件的全部和部分定時支持）。

作為開放平臺，該 mMIMO 白盒可與英特爾廣泛的 Open RAN IP 庫（包括 mMIMO 波束成形 IP）和其他第三方 IP 結(jié)合使用，以創(chuàng)建完整的 mMIMO Open RAN 無線電產(chǎn)品。功能多樣的 mMIMO 白盒可用于概念驗證、實驗室驗證、室內(nèi)現(xiàn)場測試、有一定限制的現(xiàn)場試驗，或作為量產(chǎn)硬件的基礎(chǔ)。

英特爾 Agilex 7 FPGA，賦能基于英特爾 FPGA SmartNIC N6000-PL 平臺的英特爾 加速虛擬蜂窩基站路由器解決方案

眾多通信服務(wù)提供商不斷追求更高的可擴展性和運營效率。無線接入網(wǎng) (RAN) 虛擬化是將這些理想功能帶入 5G 部署的一種方法。采用虛擬蜂窩基站路由器 (CSR) 是創(chuàng)建虛擬 RAN (vRAN) 的一種方法，可幫助通信服務(wù)提供商提高自身的服務(wù)變現(xiàn)能力。虛擬 CSR (vCSR) 在將流量傳輸回通信服務(wù)提供商的核心網(wǎng)絡(luò)之前，可在 1 個蜂窩基站中聚合來自 1 個或多個無線電塔的移動數(shù)據(jù)流量。英特爾 vCSR 解決方案還支持網(wǎng)絡(luò)切片，助力運營商進一步提高自身的服務(wù)變現(xiàn)能力。

在 MWC 期間，該端到端無線通信案例演示展示了英特爾 加速虛擬蜂窩基站路由器解決方案使用基于英特爾 Agilex 7 FPGA 的 SmartNIC N6000-PL 平臺的諸多優(yōu)勢。英特爾 加速 vCSR 解決方案具有集成的 vRouter 功能 (vCSR)，具有符合 O-RAN 的精確時序，同時可選配前傳網(wǎng)關(guān) (FHGW) 集成和基帶加速功能。包括 SuperMicro、Kontron 和 WNC 在內(nèi)的多家供應(yīng)商均支持英特爾 加速 vCSR 解決方案。

演示中的 vCSR 集成 vRouter 功能，可處理 L2 流量管理和 L3 路由。由 N6000 SmartNIC 生成的基準定時參考時鐘 (PRTC) 可提供符合 O-RAN 的下層拆分、LLS-C3 定時同步。該解決方案支持瞻博網(wǎng)絡(luò)云原生路由器，該路由器提供商業(yè)級的高性能可擴展路由，為集成有英特爾所開發(fā) MPLS 數(shù)據(jù)平面的路由平面提供先進的解決方案。

該案例演示重點展示了由 FPGA 實現(xiàn)加速的 vCSR 解決方案如何通過將網(wǎng)絡(luò)路由和控制堆棧移植至英特爾 Agilex 7 FPGA 的硬核處理器子系統(tǒng) (HPS) 內(nèi)核上，大幅降低數(shù)據(jù)路徑時延，釋放主機服務(wù)器的處理器內(nèi)核，以支持更多創(chuàng)收功能。MWC 案例演示展示了 vCSR 能夠滿足 5G Class B 和 Class C 系統(tǒng)所需的定時精度，同時支持互操作性。由于該解決方案是以標準的開源應(yīng)用編程接口 (API) 和非專有軟件為基礎(chǔ)，因此可避免供應(yīng)商綁定風(fēng)險，為通信服務(wù)提供商與其他客戶提供更多選擇，同時簡化網(wǎng)絡(luò)部署和故障排除。

審核編輯：湯梓紅