我們常說頻率合成器常被比作電子系統(tǒng)的“心臟”，那頻率合成器是如果影響系統(tǒng)指標的呢？

1.工作原理PLL

由鑒相器（PD），環(huán)路濾波器（LPF），壓控振蕩器（VCO）三個基本模塊組成的一種相位負反饋閉環(huán)系統(tǒng)。

1.相位噪聲

相位噪聲：正弦波瞬時相位Φ(t)=ωt+φ(t)=線性相位ωt+隨機相位φ(t)，隨機相位φ(t)的功率譜就是相位噪聲譜，歸一化后用功率譜密度表示。

相位噪聲采用相對值表示：

相位噪聲相當于一個噪聲源對正弦波進行相位調制，若相位噪聲較小，則調相指數(最大相偏)很小，φ(t)的功率譜與正弦波的功率譜相差不太大，所以用頻譜分析儀測正弦頻譜時，只能大致能觀察相位噪聲（但不準確，而且頻譜分析儀的動態(tài)范圍偏?。?。

相位噪聲中，窄帶分量就是雜散。

通常我們說相位噪聲很重要，那相位噪聲如何影響指標，相位噪聲又是怎么提出技術要求的呢？

我們經?？吹降闹笜艘?/p>

鄰信道功率比：≤-60dBc@±12.5kHz

鄰信選擇性：≤-60dBc@±12.5kHz

阻塞：≤-90dBc@±1MHz

互調要求：≤-60dBc@±50kHz@±100kHz

這些指標前文中講過有一些與系統(tǒng)的線性有關，也與系統(tǒng)的相位噪聲相關，那么是怎么與相位噪聲有關的呢？

這里我們先提一個概念，倒易混頻

正常mixing是拿LO當本振，去變RF的頻率。倒易mixing是倒過來拿RF當本振，去變LO的頻率。這兩種mixing同時存在，只是強弱不同，與RF輸入功率和LO遠端相位噪聲緊密相關。

倒易混頻相當于天線端噪底從-174dBm/Hz抬高到L(Δf)+Pi。鄰道選擇性、阻塞即為倒易混頻的一種，相當于抬高底噪。

以鄰道選擇性為例，根據倒易混頻的要求即可算出對相位噪聲的要求。

對相位噪聲的要求如下：

第1鄰道-60dBc@12.5kHz要求本振相位噪聲必須低于-60-10log(12.5103)-10=-117dBc/Hz@12.5kHz。

指標換算即為鄰道功率比對相位噪聲的最低要求，12.5k的相位噪聲為環(huán)路外噪聲，根據頻率源的計算公式可知，鄰道指標對相位噪聲的要求主要由VCO的相位噪聲決定。在VCO的設計時就需要注意相位噪聲的要求。同樣的對于發(fā)射指標-發(fā)射鄰道抑制可以同樣換算出相位噪聲的要求。

1.鎖定時間

跳頻發(fā)射機在頻率跳變期間留出一定的時間，給頻率合成器修改頻率。

換頻時間是指從頻率合成器加載開始，到頻率合成器的輸出頻率鎖定，且相位抖動小于一定值（5°）的時間差。

鎖相環(huán)手冊中一般會給出頻率切換的時間，如下圖所示鎖定時間為25us，但是從頻率加載的到鎖定的時間是多少呢？這個要如何計算？

我們都知道，鎖相環(huán)的加載是每一個clk送一個數，如果上圖鎖相環(huán)一共有6個寄存器，每個寄存器有32位，clk是5Mbps，那么從加載到鎖定的時間是：0.2326+25=63.4us，在選擇鎖相環(huán)的時候就可以推算出鎖定時間。

1.雜散來源

PLL電荷泵存在泄漏：參考頻率、鑒相頻率、數字時鐘干擾等，這些都會以雜散的形式表現(xiàn)。

電源存在紋波，DC-DC共模干擾，放大器產生幅度雜散，VCO產生相位雜散。

若fout的n次(主要是2、3次)諧波頻率大于fclk/2，就會折疊回0~ fclk/2， 任何fout必有一個影子fclk- fout 。這個稱之為整數邊界雜散

雜散解決辦法

啟用Δ-∑調制（dither），將雜散能量轉換為相位噪聲能量，被調制到頻率高端，通過低通環(huán)路抑制，雜散降低，但相噪變差；

電源：DC-DC開關頻率的選擇，低噪聲LDO的選擇；

電源濾波器：抗共模干擾，抑制浪涌；

單元電源：限流，抑制浪涌，限制地電流浪涌；

布局：遵循PCB上噪聲分布；

內部干擾：遠離DC-DC、數字器件；