大學(xué)畢業(yè)設(shè)計(jì)一席談v2之十六 鎖相環(huán)(12)?代碼分析加經(jīng)驗(yàn)總結(jié)
繼續(xù)講解！通過最近兩篇文章的程序就可以來驗(yàn)證下圖中的文字！這也是經(jīng)驗(yàn)獲取的過程！那我的經(jīng)驗(yàn)又是怎么獲取的呢？主要是靠看大量的論文和書籍。在我們那個(gè)年代，互聯(lián)網(wǎng)已經(jīng)開始展現(xiàn)出它的魅力。我從互聯(lián)網(wǎng)上下載了很多論文?，F(xiàn)在的時(shí)代不一樣了，不僅有文章，還會有視頻講解課程。我相信這些內(nèi)容會對大家的學(xué)習(xí)有更大的幫助。
怎么理解犧牲環(huán)路的捕獲性能！
這就是環(huán)路中噪聲帶寬設(shè)置的折衷。設(shè)置的值大了，捕獲帶增加，捕獲速度加快。但跟蹤時(shí)殘留的噪聲大，不穩(wěn)定性也增加。下面用仿真程序來說明這個(gè)概念！
% 二階環(huán)路濾波系數(shù)
原文標(biāo)題：大學(xué)畢業(yè)設(shè)計(jì)一席談v2之十六 鎖相環(huán)(12)代碼分析加經(jīng)驗(yàn)總結(jié)
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
通信網(wǎng)絡(luò)
+關(guān)注
關(guān)注
22文章
2099瀏覽量
53993
原文標(biāo)題：大學(xué)畢業(yè)設(shè)計(jì)一席談v2之十六 鎖相環(huán)(12)?代碼分析加經(jīng)驗(yàn)總結(jié)
文章出處：【微信號：gh_30373fc74387，微信公眾號：通信工程師專輯】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
?CDCVF2510 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
該CDCVF2510是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán) （PLL） 時(shí)鐘驅(qū)動(dòng)器。它使用鎖相環(huán) （PLL） 將反饋 （FBOUT） 輸出與時(shí)鐘 （CLK） 輸入信號在頻率和相位上精確對齊。它專為
?CDC2536 鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)?
CDC2536是一款高性能、低偏斜、低抖動(dòng)的時(shí)鐘驅(qū)動(dòng)器。它使用鎖相環(huán) （PLL） 將時(shí)鐘輸出信號在頻率和相位上精確對齊到時(shí)鐘輸入 （CLKIN） 信號。它專門設(shè)計(jì)用于同步 DRAM 和流行的微處理器
?CDC536 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
CDC536 是一款高性能、低偏斜、低抖動(dòng)的時(shí)鐘驅(qū)動(dòng)器。它使用鎖相環(huán) （PLL） 來精確地 在頻率和相位上，將時(shí)鐘輸出信號與時(shí)鐘輸入 （CLKIN） 信號對齊。具體來說 設(shè)計(jì)用于同步 DRAM
?CDC516 3.3V相位鎖定環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
CDC516 是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器。它使用鎖相環(huán) （PLL） 將反饋輸出 （FBOUT） 與時(shí)鐘 （CLK） 輸入信號在頻率和相位上精確對齊。它專為與同步 DRAM
?CDCVF2509 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
該CDCVF2509是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán) （PLL） 時(shí)鐘驅(qū)動(dòng)器。該器件使用 PLL 將反饋 （FBOUT） 輸出與時(shí)鐘 （CLK） 輸入信號在頻率和相位上精確對齊。該器件專為與同步
?CDCVF25081 3.3-V 鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
CDCVF25081是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器。它使用 PLL 將輸出時(shí)鐘在頻率和相位上精確對齊輸入時(shí)鐘信號。輸出分為 2 個(gè)組，總共 8 個(gè)緩沖 CLKIN 輸出。當(dāng)不存在 CLKIN 信號時(shí)，該器件會自動(dòng)
?CDCVF2510A 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
該CDCVF2510A是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán) （PLL） 時(shí)鐘驅(qū)動(dòng)器。該CDCVF2510A使用鎖相環(huán) （PLL） 將反饋 （FBOUT） 輸出在頻率和相位上精確對齊到時(shí)鐘 （CLK
基于鎖相環(huán)的無軸承同步磁阻電機(jī)無速度傳感器檢測技術(shù)
使用場合。為實(shí)現(xiàn)無軸承同步磁阻電機(jī)高速超高速、低成本、實(shí)用化運(yùn)行，提出了一種基于鎖相環(huán)法的無速度傳感自檢測技術(shù)。通過應(yīng)用鎖相環(huán)原理，設(shè)計(jì)出無軸承同步磁阻電機(jī)無速度傳感器，并基于 Matlab
發(fā)表于 07-29 16:22
高壓放大器在鎖相環(huán)穩(wěn)定重復(fù)頻率研究中的應(yīng)用
實(shí)驗(yàn)名稱： 鎖相環(huán)穩(wěn)定重復(fù)頻率的系統(tǒng)分析 實(shí)驗(yàn)內(nèi)容： 針對重復(fù)頻率的漂移，引入兩套鎖相環(huán)系統(tǒng)反饋控制兩個(gè)激光器的重復(fù)頻率，將其鎖定在同一個(gè)穩(wěn)定的時(shí)鐘源上。本章主要闡述了經(jīng)典
鎖相環(huán)(PLL)電路設(shè)計(jì)與應(yīng)用（全9章）
內(nèi)容介紹本文檔主要介紹鎖相環(huán)(PLL)電路的設(shè)計(jì)與應(yīng)用，內(nèi)容包括PLL工作原理與電路構(gòu)成、PLL電路的傳輸特性、PLL電路中環(huán)路濾波器的設(shè)計(jì)方法、PLL電路的測試與評價(jià)方法、PLL特性改善技術(shù)
發(fā)表于 04-18 15:34
GaN E-HEMTs的PCB布局經(jīng)驗(yàn)總結(jié)
GaN E-HEMTs的PCB布局經(jīng)驗(yàn)總結(jié)
鎖相環(huán)是什么意思
鎖相環(huán)（Phase-Locked Loop，簡稱PLL）是一種廣泛應(yīng)用于電子系統(tǒng)中的反饋控制系統(tǒng)，主要用于頻率合成和相位同步。本文將從鎖相環(huán)的工作原理、基本組成、應(yīng)用案例以及設(shè)計(jì)考慮等方面進(jìn)行詳細(xì)闡述，以幫助讀者全面理解這
AN-1420：利用數(shù)字鎖相環(huán)(DPLL)實(shí)現(xiàn)相位增建和無中斷切換
電子發(fā)燒友網(wǎng)站提供《AN-1420：利用數(shù)字鎖相環(huán)(DPLL)實(shí)現(xiàn)相位增建和無中斷切換.pdf》資料免費(fèi)下載
發(fā)表于 01-13 14:07
?0次下載
可編程晶振的鎖相環(huán)原理
鎖相環(huán)(Phase-LockedLoop，PLL)是一個(gè)能夠比較輸出與輸)入相位差的反饋系統(tǒng)，利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位，使振蕩信號同步至參考信號。而鎖相環(huán)
基于鎖相環(huán)法的載波提取方案
電子發(fā)燒友網(wǎng)站提供《基于鎖相環(huán)法的載波提取方案.pdf》資料免費(fèi)下載
發(fā)表于 01-07 14:41
?2次下載
工商網(wǎng)監(jiān)
評論