該CDCVF2509是一款高性能、低偏斜、低抖動、鎖相環(huán) （PLL） 時鐘驅動器。該器件使用 PLL 將反饋 （FBOUT） 輸出與時鐘 （CLK） 輸入信號在頻率和相位上精確對齊。該器件專為與同步 DRAM 一起使用而設計。該CDCVF2509工作電壓為3.3V VCC，并提供集成串聯阻尼電阻器，設計用于驅動點對點負載。

一組5個輸出和1組4個輸出提供9個低偏斜、低抖動的CLK拷貝。輸出信號占空比調整為50%，與CLK的占空比無關。每組輸出通過控制（1G 和 2G）輸入單獨啟用或禁用。當 G 輸入為高電平時，輸出與 CLK 在相位和頻率上切換。當G輸入為低電平時，輸出被禁用至邏輯低電平狀態(tài)。
*附件：cdcvf2509.pdf

與許多包含 PLL 的產品不同，該CDCVF2509不需要外部 RC 網絡。片內包含用于PLL的環(huán)路濾波器，可最大限度地減少元件數量、電路板空間和成本。

該器件基于PLL電路，因此CDCVF2509需要一個穩(wěn)定時間才能實現反饋信號與參考信號的鎖相。在CLK上電和施加固定頻率、固定相位信號后，以及PLL基準或反饋信號發(fā)生任何變化后，需要該穩(wěn)定時間?？梢酝ㄟ^將 AVCC 綁在地來繞過 PLL。

該CDCVF2509A的特點是在 0°C 至 85°C 范圍內工作。

特性

• 設計符合并超過 PC133 SDRAM 注冊 DIMM 規(guī)范修訂版 1.1
• 擴頻時鐘兼容
• 工作頻率：50MHz至175MHz
• 66MHz至166MHz時的靜態(tài)相位誤差分布為±125ps
• 66MHz至166MHz時的抖動（cyc - cyc）典型值= 70ps
• 先進的深亞微米工藝使功耗比當前一代的 PC133 器件降低 40% 以上
• 提供塑料 24 引腳 TSSOP
• 用于同步 DRAM 應用的鎖相環(huán)時鐘分配
• 將一個時鐘輸入分配到一個五個輸出組和一個四個輸出組
• 每個輸出組的單獨輸出使能
• 外部反饋 （FBIN） 端子用于將輸出同步到時鐘輸入
• 25 Ω片上串聯阻尼電阻器
• 無需外部 RC 網絡
• 工作電壓為 3.3V

參數

?1. 核心特性?

• ?高性能時鐘分配?：專為滿足PC133 SDRAM寄存DIMM規(guī)范設計，支持50MHz至175MHz工作頻率，靜態(tài)相位誤差±125ps（66MHz-166MHz），典型周期抖動70ps。
• ?低功耗設計?：采用先進深亞微米工藝，功耗比同代PC133器件降低40%以上。
• ?集成化設計?：內置25Ω串聯阻尼電阻，無需外部RC網絡，簡化電路布局。
• ?靈活控制?：提供兩組獨立輸出使能（1G/2G），分別控制5路（1Y0-4）和4路（2Y0-3）時鐘輸出。

?2. 關鍵功能?

• ?鎖相環(huán)（PLL）同步?：通過外部反饋引腳（FBIN/FBOUT）實現輸入時鐘與輸出的頻率和相位精確對齊，反饋路徑內置阻尼電阻。
• ?穩(wěn)定時間要求?：上電或時鐘信號穩(wěn)定后需1ms鎖定時間，確保相位同步（不適用于擴頻時鐘應用）。
• ?旁路模式?：通過將AVCC接地可繞過PLL，直接緩沖輸入時鐘。

?3. 應用場景?

• ?DRAM系統(tǒng)?：適用于同步DRAM的時鐘分配。
• ?時鐘緩沖器?：支持非PLL模式的時鐘緩沖應用。

?4. 電氣參數?

• ?電壓范圍?：3V至3.6V（AVCC≤VCC+0.7V）。
• ?溫度范圍?：0°C至85°C（工業(yè)級）。
• ?動態(tài)性能?：輸出上升/下降時間≤1.1ns，傳播延遲（旁路模式）1.8-3.9ns。

?5. 封裝與訂購?

• ?封裝類型?：24引腳TSSOP（PW），型號包括CDCVF2509PW/PWR。
• ?環(huán)保認證?：符合RoHS標準，MSL等級1（260℃回流焊）。