5

時鐘電路

5.1 復(fù)位條件

復(fù)位后，RA6 MCU開始以中速片上振蕩器 (MOCO) 作為主時鐘源運行。復(fù)位時，默認(rèn)情況下主振蕩器和PLL處于關(guān)閉狀態(tài)。HOCO和IWDT可能處于打開或關(guān)閉狀態(tài)，具體取決于選項設(shè)置存儲器中的設(shè)置（請參見后文第4節(jié)）。

5.2 時鐘頻率要求

ICLK必須始終大于或等于BCLK。最小和最大頻率如下表所示。有關(guān)詳細(xì)信息，請參見《MCU硬件用戶手冊》中“時鐘生成電路”一章的“概述”部分，其中包括外部和內(nèi)部時鐘源規(guī)范。更多詳細(xì)信息，請參見《MCU硬件用戶手冊》中“電氣特性”一章的“交流特性”部分。

表8. Arm Cortex-M4 MCU內(nèi)部時鐘的頻率范圍

1. 如果使用以太網(wǎng)控制器，則ICLK和PCLKA頻率必須相同且至少為12.5MHz

1. 寫入或擦除ROM或數(shù)據(jù)閃存時，F(xiàn)CLK必須以至少4MHz的頻率運行。

表9. Arm Cortex-M33 MCU內(nèi)部時鐘的頻率范圍

如果使用以太網(wǎng)控制器，則ICLK和PCLKA頻率必須相同且至少為12.5MHz。

寫入或擦除ROM或數(shù)據(jù)閃存時，F(xiàn)CLK必須以至少4MHz的頻率運行。

5.2.1 USB通信要求

RA系列的某些產(chǎn)品上提供的全速USB 2.0模塊 (USBFS) 和高速USB 2.0模塊 (USBHS) 需要48MHz的USB時鐘信號（UCLK或USBCLK）。當(dāng)使用USB并選擇HOCO作為PLL的時鐘源時，必須使能鎖頻環(huán) (FLL) 功能。

使用USB時，僅可選擇以下主時鐘振蕩器頻率：8MHz、10MHz、12MHz、15MHz、16MHz、20MHz或24MHz。頻率的選擇取決于USB模塊所需的時鐘生成電路和48MHz時鐘中可用的特定分頻比。

對于Arm Cortex-M4器件，使用的分頻器取決于SCKDIVCR2寄存器中UCK位的設(shè)置。

對于Arm Cortex-M33器件，使用的分頻器取決于USBCKDIVCR寄存器中USBCKDIV位的設(shè)置。

5.2.2 以太網(wǎng)控制器要求

對于Arm Cortex-M4器件，當(dāng)使用以太網(wǎng)控制器 (EtherC) 和以太網(wǎng)DMA控制器 (EDMAC) 時，PCLKA（以太網(wǎng)）必須與ICLK相同，并且兩者的范圍必須均為12.5MHz到120MHz。

對于Arm Cortex-M33器件，當(dāng)使用以太網(wǎng)控制器 (EtherC) 和以太網(wǎng)DMA控制器 (EDMAC) 時，PCLKH（以太網(wǎng)）的范圍必須為12.5MHz到100MHz。

5.2.3 ROM或數(shù)據(jù)閃存的編程和擦除要求

FCLK必須至少為4MHz才能在內(nèi)部ROM和數(shù)據(jù)閃存上執(zhí)行編程和擦除。

5.2.4 SDRAM控制器的要求

SDCLK來源于BCLK。請勿將SDCLK設(shè)置為高于系統(tǒng)時鐘 (ICLK) 的頻率。

5.3 降低時鐘生成電路 (CGC) 的功耗

為了幫助節(jié)省功耗，請盡可能將所有未使用的時鐘（例如BCLK）的分頻器設(shè)置為最大可能值。另外，如果不使用時鐘，請通過設(shè)置適當(dāng)?shù)募拇嫫鱽泶_保時鐘已停止。下表顯示了用于控制每個時鐘源的寄存器。

表10. 時鐘源配置寄存器

5.4 寫入系統(tǒng)時鐘控制寄存器

寫入系統(tǒng)時鐘分頻控制寄存器 (SCKDIVCR)、系統(tǒng)時鐘分頻控制寄存器2 (SCKDIVCR2) 和系統(tǒng)時鐘源控制寄存器 (SCKSCR) 中的各個位域時，應(yīng)格外小心。

當(dāng)將SCKDIVCR或SCKDIVCR2中的任何值從較低的分頻比更改為較高的分頻比時，請至少等待750ns，然后再更改該值。當(dāng)將任何值從高分頻比更改為低分頻比時，請在更改值后至少等待250ns，然后再開始后續(xù)處理。

當(dāng)將SCKSCR的值從PLL更改為其他時鐘源時，請至少等待750ns，然后再更改該值。當(dāng)將值從非PLL時鐘源更改為PLL時，請在更改值后至少等待250ns，然后再開始后續(xù)處理。

測量等待時間的推薦方法是在軟件中通過對指令周期進(jìn)行計數(shù)來實現(xiàn)。確?？紤]情況最差的使用條件，以確保會經(jīng)過所需的等待時間。