chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

技術(shù)資訊 | 在高速設(shè)計(jì)中如何消除寄生電容?

深圳(耀創(chuàng))電子科技有限公司 ? 2022-05-31 11:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

寄生電容的定義

寄生電容影響電路機(jī)理

消除寄生電容的方法

當(dāng)你想到寄生蟲時(shí),你可能會想到生物學(xué)上的定義——一種生活在宿主身上或在宿主體內(nèi)的有機(jī)體,從宿主身上吸取食物。從這個(gè)意義上說,寄生蟲可能是巨大的麻煩或?qū)е聡?yán)重的健康問題。
當(dāng)然,作為一個(gè)PCB設(shè)計(jì)人員,您可能知道另一種寄生蟲—寄生電容。雖然您不必?fù)?dān)心電路中的生物寄生,但了解如何消除寄生電容可以幫助提高PCB設(shè)計(jì)中的信號完整性和性能。 080d6f9c-dde0-11ec-b80f-dac502259ad0.png

什么是寄生電容?

寄生電容是一種現(xiàn)象,即電路中的元件在物理上不是電容時(shí)表現(xiàn)得像電容。如果回顧一下電容的基礎(chǔ)知識,就更容易理解寄生電容的概念。 電容器由被絕緣材料隔開的兩個(gè)導(dǎo)電元件組成。當(dāng)兩個(gè)導(dǎo)體都受到差電位的驅(qū)動(dòng)時(shí),電荷就在它們之間積累起來。積聚的電荷用電容表示,公式為C = q/V。 物理電容器是根據(jù)上述原理構(gòu)造的,目的是有意地在電路中儲存電荷。然而,電容也可能存在于電路的元件之間,只要元件之間的距離符合形成電荷的要求。 電路中形成的非預(yù)期電容稱為寄生電容。寄生電容可以在兩個(gè)導(dǎo)體、襯墊、導(dǎo)體和相鄰地平面之間,或任何兩個(gè)滿足電荷積聚標(biāo)準(zhǔn)的元素之間產(chǎn)生。當(dāng)電路的各部分相互接近且電壓水平不同時(shí),寄生電容的可能性最大。

081f36e6-dde0-11ec-b80f-dac502259ad0.png

導(dǎo)體間寄生電容是面積與距離的關(guān)系

上圖顯示了電路中兩個(gè)導(dǎo)體之間的電容是如何產(chǎn)生的。當(dāng)導(dǎo)體被置于不同的電位水平時(shí),所積聚的電荷由下式?jīng)Q定: C= (?×a) /d,其中?為導(dǎo)體之間絕緣體的介電常數(shù)。

080d6f9c-dde0-11ec-b80f-dac502259ad0.png

寄生電容影響電路的機(jī)理?

086b9626-dde0-11ec-b80f-dac502259ad0.png

在高頻時(shí),寄生電容會導(dǎo)致短路。
寄生電容很可能存在于電路中,對于低頻設(shè)計(jì),它不太可能造成重大的問題。然而,寄生電容在高速設(shè)計(jì)中可能就必須被重視。 隨著頻率的增加,電容的行為發(fā)生變化,最后,可能會形成一個(gè)短路的行為。當(dāng)高速信號通過一個(gè)元件時(shí),寄生電容也會產(chǎn)生同樣的效果。 在放大器設(shè)計(jì)中,在輸入和輸出之間形成的寄生電容可能導(dǎo)致不必要的反饋。通常的開路電路在高頻工作時(shí)變得導(dǎo)電,并在放大器電路中引起不必要的振蕩或寄生振蕩。 寄生電容對于兩個(gè)相鄰的導(dǎo)體來說是很麻煩的。當(dāng)其中一個(gè)導(dǎo)體攜帶高頻信號時(shí),它會給另一個(gè)導(dǎo)體帶來串?dāng)_。寄生電容越大,EMI噪聲越大。 寄生電容不僅會產(chǎn)生干擾,還會影響信號本身的完整性。例如,寄生電容可以建立在導(dǎo)體和地平面之間。在高頻時(shí),兩個(gè)元件都趨向于短路,并將改變導(dǎo)體上的信號。

080d6f9c-dde0-11ec-b80f-dac502259ad0.png

消除寄生電容的方法?


08ba6ae4-dde0-11ec-b80f-dac502259ad0.png

去除內(nèi)地層,有助于降低寄生電容

考慮到在許多PCB設(shè)計(jì)中電路密度持續(xù)增加,消除寄生電容是不可能的。但是,您可以通過應(yīng)用這些策略來減少它的影響。

01

增加導(dǎo)體之間的間隙

如果可能的話,在設(shè)計(jì)中使得布線之間保持盡量寬的間隙。這是因?yàn)椋娙菖c導(dǎo)體之間的距離成反比。較寬的間隙將降低寄生電容和交叉耦合等影響。

02

適當(dāng)?shù)氖褂玫仄矫?/p>

建議使用內(nèi)層接地面,以減少雜散電感、EMI和散熱,但請記住,它也可能增加寄生電容。在用地平面覆蓋整個(gè)內(nèi)層之前,需要考慮一下利弊。

03

減少過孔

在構(gòu)建緊湊的PCB時(shí),過孔是有用的,但過孔過多會引入顯著的寄生電容。少用過孔,并盡量避免任何高速線上打過孔。

Cadence提供全套的PCB設(shè)計(jì)工具,仿真工具以確保PCB設(shè)計(jì)一次成功。

此外,我公司戰(zhàn)略合作伙伴北京迪浩永輝技術(shù)有限公司推出了CMS Schematic Audit-原理圖設(shè)計(jì)規(guī)則、規(guī)范性自動(dòng)化分析軟件;CMS DesignPlus-PCB以及芯片封裝設(shè)計(jì)以及工藝規(guī)則自動(dòng)化分析軟件完全集成Cadence工具集,在設(shè)計(jì)軟件中實(shí)現(xiàn)In-Design分析,軟件具有高度可擴(kuò)展性,使得用戶結(jié)合自身產(chǎn)品形成特有的規(guī)則知識庫可隨時(shí)加入軟件中,以促進(jìn)設(shè)計(jì)效率的提高。

090940ba-dde0-11ec-b80f-dac502259ad0.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 電容
    +關(guān)注

    關(guān)注

    100

    文章

    6381

    瀏覽量

    156740
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    電源功率器件篇:線路寄生電感對開關(guān)器件的影響

    影響,會嚴(yán)重影響電源系統(tǒng)的性能和可靠性。實(shí)際應(yīng)用,我們需要通過優(yōu)化電路布局、采用去耦電容與緩沖電路以及選擇合適的開關(guān)器件等措施來有效降低線路寄生電感帶來的不利影響。 森木磊石 P
    發(fā)表于 07-02 11:22

    如何匹配晶振的負(fù)載電容

    振的規(guī)格書中,通常會給出一個(gè)標(biāo)稱負(fù)載電容值,這個(gè)值是晶振能夠穩(wěn)定工作標(biāo)稱頻率下的理想電容負(fù)載條件。 二、確定電路的實(shí)際負(fù)載電容 實(shí)際電路
    的頭像 發(fā)表于 06-21 11:42 ?510次閱讀
    如何匹配晶振的負(fù)載<b class='flag-5'>電容</b>

    示波器無源探頭補(bǔ)償調(diào)試全指南

    無源探頭測量電路寄生電容和電阻會影響測量結(jié)果的準(zhǔn)確性。使用補(bǔ)償調(diào)試技術(shù)可以消除這些影響,如開路校準(zhǔn)法和短路校準(zhǔn)法。開路校準(zhǔn)法適用于探頭初始校準(zhǔn),短路校準(zhǔn)法適用于探頭校準(zhǔn)后。
    的頭像 發(fā)表于 06-13 16:48 ?471次閱讀
    示波器無源探頭補(bǔ)償調(diào)試全指南

    逆變器寄生電容對永磁同步電機(jī)無傳感器控制的影響

    摘要:逆變器非線性特性會對基于高頻注人法的永磁同步電機(jī)轉(zhuǎn)子位置和速度觀測產(chǎn)生影響,不利于電機(jī)的精確控制。分析逆變器非線性特性寄生電容效應(yīng)及其對高頻載波電流響應(yīng)影響的基礎(chǔ)上,提出了一種旨在減小此
    發(fā)表于 06-11 14:42

    面向高電容連接的低電流I-V表征測試方案

    源測量單元(SMU)可同時(shí)輸出和測量電壓、電流,廣泛用于器件與材料的I-V特性表征,尤其擅長低電流測量。測試系統(tǒng)存在長電纜或高寄生電容的情況下,部分SMU可能因無法容忍負(fù)載電容而產(chǎn)
    的頭像 發(fā)表于 06-04 10:19 ?768次閱讀
    面向高<b class='flag-5'>電容</b>連接的低電流I-V表征測試方案

    電源功率器件篇:變壓器寄生電容對高壓充電機(jī)輸出功率影響

    寄生電容會對充電機(jī)輸出功率產(chǎn)生顯著影響。一、變壓器寄生電容的產(chǎn)生原因?變壓器的寄生電容主要包括初級與次級繞組之間的分布電容、繞組層間電容及匝
    的頭像 發(fā)表于 05-30 12:00 ?882次閱讀
    電源功率器件篇:變壓器<b class='flag-5'>寄生電容</b>對高壓充電機(jī)輸出功率影響

    【干貨分享】電源功率器件篇:變壓器寄生電容對高壓充電機(jī)輸出功率影響

    動(dòng)態(tài)注入反向電流,抵消寄生電容引起的諧波分量。 變壓器寄生電容對高壓充電機(jī)輸出功率存在多方面的顯著影響。實(shí)際應(yīng)用,我們通過優(yōu)化變壓器設(shè)計(jì)、應(yīng)用電路補(bǔ)償
    發(fā)表于 05-30 11:31

    LCR測試儀LP(Parallel)與LS(Series)模式的區(qū)別

    一、核心差異:測量模型不同 1. LP模式(并聯(lián)模式) 將元件視為理想元件與寄生電阻并聯(lián)的模型(如電感與寄生電容并聯(lián))。 適用于高頻場景(通常>1MHz),此時(shí)元件寄生電容(如線圈分布電容
    的頭像 發(fā)表于 05-06 16:19 ?1481次閱讀
    LCR測試儀<b class='flag-5'>中</b>LP(Parallel)與LS(Series)模式的區(qū)別

    麥科信光隔離探頭碳化硅(SiC)MOSFET動(dòng)態(tài)測試的應(yīng)用

    主要由功率回路的寄生電感引起,屬于正?,F(xiàn)象。通過對比電壓和電流波形的時(shí)序關(guān)系可以看出,測得的開關(guān)電流幾乎不包含額外的寄生電流,這得益于光隔離探頭低至 1 pF 的寄生電容,大幅降低了
    發(fā)表于 04-08 16:00

    一文告訴你為什么不要隨便在高速線旁邊鋪銅!

    信號反射,造成過沖、振鈴等問題,嚴(yán)重時(shí)導(dǎo)致邏輯錯(cuò)誤。 2. 寄生電容影響高頻性能 問題:鋪銅與高速線之間會形成寄生電容(尤其是平行鋪銅時(shí)),電容值與間距成反比。 后果: 高頻
    發(fā)表于 04-07 10:52

    減少PCB寄生電容的方法

    電子系統(tǒng)的噪聲有多種形式。無論是從外部來源接收到的,還是PCB布局的不同區(qū)域之間傳遞,噪聲都可以通過兩種方法無意中接收:寄生電容寄生電感。寄生
    的頭像 發(fā)表于 03-17 11:31 ?1929次閱讀
    減少PCB<b class='flag-5'>寄生電容</b>的方法

    開關(guān)電源的共模干擾抑制技術(shù)|開關(guān)電源共模電磁干擾(EMI)對策詳解

    0 引言 由于MOSFET及IGBT和軟開關(guān)技術(shù)電力電子電路的廣泛應(yīng)用,使得功率變換器的開關(guān)頻率越來越高,結(jié)構(gòu)更加緊湊,但亦帶來許多問題,如寄生元件產(chǎn)生的影響加劇,電磁輻射加劇等
    發(fā)表于 03-08 10:18

    ADS1247寄生振蕩怎么消除?

    使用AS1247測量mV級別的信號。輸入端用RC加了RFI濾波電路,R為47歐姆,差模濾波電容103,共模濾波電容102,問題表現(xiàn)如下: 當(dāng)采樣率大于20SPS時(shí),有寄生震蕩現(xiàn)象,
    發(fā)表于 02-12 06:40

    CAN通信節(jié)點(diǎn)多時(shí),如何減少寄生電容和保障節(jié)點(diǎn)數(shù)量?

    導(dǎo)讀在汽車電子與工業(yè)控制等領(lǐng)域,CAN通信至關(guān)重要。本文圍繞CAN通信,闡述節(jié)點(diǎn)增多時(shí)如何減少寄生電容的策略,同時(shí)從發(fā)送、接收節(jié)點(diǎn)等方面,講解保障節(jié)點(diǎn)數(shù)量及通信可靠性的方法。如何減少寄生電容?增加
    的頭像 發(fā)表于 01-03 11:41 ?3385次閱讀
    CAN通信節(jié)點(diǎn)多時(shí),如何減少<b class='flag-5'>寄生電容</b>和保障節(jié)點(diǎn)數(shù)量?

    半大馬士革工藝:利用空氣隙減少寄生電容

    本文介紹了半大馬士革工藝:利用空氣隙減少寄生電容。 隨著半導(dǎo)體技術(shù)的不斷發(fā)展,芯片制程已經(jīng)進(jìn)入了3納米節(jié)點(diǎn)及更先進(jìn)階段。在這個(gè)過程,中道(MEOL)金屬互聯(lián)面臨著諸多新的挑戰(zhàn),如寄生電容
    的頭像 發(fā)表于 11-19 17:09 ?2051次閱讀
    半大馬士革工藝:利用空氣隙減少<b class='flag-5'>寄生電容</b>