Allegro和 Sigrity 軟件最新發(fā)布了一系列的產(chǎn)品更新（SPB17.4 QIR4 release）。我們將通過實例講解、視頻演示讓您深入了解 Allegro PCB Editor、Allegro System Capture、Allegro Package Designer Plus（本期內(nèi)容）、Sigrity Aurora、Sigrity SystemSI（本期內(nèi)容）、Sigrity SystemPI等產(chǎn)品的新功能及用法，助力提升設(shè)計質(zhì)量和設(shè)計效率。

Cadence Sigrity SystemSI 的模塊化設(shè)計允許用戶方便地搭建任意拓撲，支持最新的 IBIS/Spice/ TouchStone/IBIS-AMI 模型。

Sigrity SystemSI 可以對高速串行通道進行眼圖和誤碼率分析，對系統(tǒng)中的任意參數(shù)進行掃描，得到最優(yōu)化配置，并且集成了 PCI-E、SATA 等工業(yè)標準，直接對仿真結(jié)果進行判別。

Sigrity SystemSI 可以對整個 DDR 系統(tǒng)進行準確的 SSN 分析，集成 JEDEC 標準，自動為用戶量測 SI 參數(shù)，并以此為基礎(chǔ)，進行自動化時序分析。

Sigrity SystemSI

系統(tǒng)信號仿真亮點——

1# 支持MIPI-C仿真與合規(guī)檢查分析

Wbench_SPB17.4_QIR4 更新之后，Sigrity SystemSI 可以支持 MIPI-C 仿真與合規(guī)檢查分析，支持信號鏈路拓撲互連及仿真。

1?

實例講解 · 視頻版

建議在WIFI環(huán)境下觀看，并注意調(diào)整音量

2?

實例講解 · 圖文版

1

使用 MIPI-C PHY 合規(guī)包可以生成 MIPI-C 信號互連模型，CPhyTx 是合規(guī)包信號發(fā)送端口，CPhyRx 是合規(guī)包信號接收端口，TP1、TP2 是合規(guī)信號觀測點。

2

利用框架模板生成的 TX 發(fā)送信號 IBIS 模型數(shù)據(jù)及路徑。

3

利用框架模板生成的 TX 發(fā)送信號 IBIS 模型數(shù)據(jù)。

4

利用框架模板生成的 RX 接收信號 IBIS 模型數(shù)據(jù)及路徑。

5

利用框架模板生成的 RX 接收信號 IBIS 模型數(shù)據(jù)。

6

MIPI-C信號互連通道仿真參數(shù)設(shè)置。

7

MIPI-C 發(fā)送模型參數(shù)設(shè)置及激勵數(shù)據(jù)的設(shè)置。

8

MIPI-C 接收模型參數(shù)設(shè)置及抖動參數(shù)設(shè)置，激勵碼數(shù)據(jù)設(shè)置。

9

MIPI-C 合規(guī)包分析檢查項選擇，眼圖分析和差損數(shù)據(jù)分析。

10

MIPI-C 合規(guī)包分析仿真結(jié)果。

11

MIPI-C 合規(guī)包分析仿真結(jié)果。

12

MIPI-C 合規(guī)包分析仿真結(jié)果，通道的模型數(shù)據(jù)。

13

合規(guī)包接收眼圖信號分析。

14

合規(guī)包通道插損結(jié)果。

15

MIPI-C 合規(guī)檢查的結(jié)果及波形數(shù)據(jù)。