chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

技術(shù)資訊 I 高效差分對布線指南:提高 PCB 布線速度

深圳(耀創(chuàng))電子科技有限公司 ? 2022-12-05 11:06 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文要點


PCB 差分對的基礎(chǔ)知識。

差分對布線指南,實現(xiàn)更好的布線設(shè)計。

高效利用 PCB 設(shè)計工具。

“眾人拾柴火焰高” ——資源整合通常會帶來更好的結(jié)果。畢竟 “三個臭皮匠,頂個諸葛亮”,在電子領(lǐng)域也是如此:較之單一的走線,差分對布線更受青睞。

不過,差分對布線可能沒那么容易,因為它們必須遵循特定的規(guī)則,這樣才能確保信號的性能。這些規(guī)則決定了一些細節(jié),如差分對的走線寬度和間距,以及許多其他方面,如導(dǎo)線如何在電路板上一起布線。如果使用了大量的差分對,即使設(shè)計師已經(jīng)為每個信號布設(shè)了兩條單獨的走線,也會對電路板其他部分的布線產(chǎn)生很大的影響。本文將詳細介紹差分對的布線和一些需要注意的潛在問題。

1

PCB 差分對的基礎(chǔ)知識

在開始了解差分對布線的潛在困難和解決方案之前,先回顧一下基礎(chǔ)知識。有過 PCB layout 經(jīng)驗的人一定熟悉單端信號。單端信號是指在一條走線上傳輸信號,然后使用一個共同的參考平面作為信號的返回路徑。當我們在電路板上布線時,接地平面是信號的返回路徑,這就是單端信號。大多數(shù) PCB 網(wǎng)絡(luò)都是這樣布線的。

然而,這種布線方式有一個問題:隨著傳輸線速度提高,單端信號可能會受到一些問題的影響,包括串擾噪音和電磁干擾 (EMI)。此時,差分信號就派上了用場。

差分信號使用兩個互補的信號來傳輸一個數(shù)據(jù)信號,但第二個信號與第一個信號的相位相反。信號接收器使用反相和同相信號之間的差異來破譯信息。使用差分對布線傳輸信號有一些重要的好處,首先是能減少噪音和 EMI:

傳入的干擾將被均等地添加到反相和同相的信號中。由于接收器是對兩個信號之間的差異作出反應(yīng),無論是否受到影響,影響都是最小的。與影響單端信號的干擾相比,這樣的性能要好得多。

差分對的電磁場大小相等,但極性相反,因此來自兩條走線的干擾通??梢韵嗷サ窒?/strong>

印刷電路板上的差分對布線

與單端信號相比,差分對還有一個優(yōu)勢,那就是它們可以在較低的電壓下工作。單條走線必須在較高的電壓下工作,以確保其信噪比 (SNR) 足以抵御任何傳入的噪聲。差分對對噪聲的抗干擾能力更強,因此需要的電壓更低,這提供了一些額外的好處:

所需的電壓更低意味著功耗也更低。

信號的電壓轉(zhuǎn)換將更小,有助于確保電路板的電源完整性。

在較低的信號電壓下可以使用較高的工作頻率。

電壓越低,輻射的 EMI 就越少。

如上所述,在電路板上使用差分信號有諸多好處,但也要付出一些代價。

2

PCB layout 中與差分對相關(guān)的問題

如上文所述,使用差分對布線有諸多好處,但也有一些缺點。第一個也是最明顯的問題是,必須為每個信號布設(shè)兩條走線。這不僅使電路板上的布線量增加了一倍,而且由于差分對有額外的規(guī)則,還會占用更多的空間。我們來看看設(shè)計師在進行差分對布線時不得不面對的一些難題。

1

差分對中兩條走線的長度必須相等

差分對的一大優(yōu)勢是,通過兩個極性相反的均等信號來代表信號,可以消除噪聲和 EMI。但如果線路的長度不相等,這種平衡就會遭到破壞,并可能反過來產(chǎn)生共模噪聲和嚴重的 EMI 問題。如果線路的長度不一致,信號的上升和下降時間越長,問題就會越嚴重。

2

差分對走線的寬度和間距必須始終保持一致

走線靠得越近,差分對之間的耦合性就越好。然而,當走線的間距發(fā)生變化時,差分阻抗也會發(fā)生變化,從而導(dǎo)致阻抗不匹配以及額外的潛在噪聲和 EMI。

為了避免這種情況,差分對必須一起布線,并且寬度要相同,當在電路板上的障礙物(如過孔或較小的器件)周圍進行布線時,這可能是個難題。

fd350b3e-7308-11ed-b116-dac502259ad0.jpg

示例:不在障礙物周圍進行差分對布線

為了讓差分對布線發(fā)揮最佳性能,要遵循一些基本規(guī)則,接下來將一一討論。

3

差分對布線指南

為了在電路板上獲得最佳的信號性能和完整性,以下是 PCB 設(shè)計師需要注意的一些差分對布線規(guī)則:

差分對需要一起布線

1

對于布線團隊來說,差分對的兩條走線需要清楚地標記為差分對,以便在信號的整個長度上一起布線。

如果可能的話,盡量避免使用過孔。如果必須要使用,應(yīng)該對稱擺放一對過孔。盡量使過孔靠得很近,它們相對于布線焊盤的位置應(yīng)該是均等的。

最好使用內(nèi)層布線,以盡量減少串擾,但這意味著使用過孔過渡到各層。

確保差分對與其他走線彼此分離。通常,間隔距離應(yīng)為正常走線寬度間距的三倍。

如果可能的話,考慮在相鄰的信號層上進行側(cè)面差分對布線。這將帶來更高的布線密度和更好的串擾控制。

兩條走線之間的布線保持對稱

2

成功的差分對布線應(yīng)該使兩條線路之間形成鏡像。要做到這一點,在布線時要考慮:

規(guī)劃布線方式,避免障礙物,如過孔或無源器件,以保持差分對的對稱性(如上圖所示)。

規(guī)劃焊盤入口和出口的布線,使走線之間盡可能形成鏡像。

在走線的整個長度上使用相同的走線寬度。

差分對走線之間的間距保持一致。

差分對走線的長度保持一致

3

如前所述,差分對走線的長度必須是相同的。為此,可以在較短的那條線路上添加蛇形走線,使兩者長度相等。雖然這將稍微改變線路的對稱性,但長度相等更加重要。如果長度不均等是由于焊盤位置不對稱,可試著在線路的這個區(qū)域添加蛇形走線。

雖然在進行差分對布線時需要關(guān)注很多問題,但 PCB 設(shè)計 CAD 工具通常有很多功能,可以幫助我們配置差分對布線的方式。

fd637424-7308-11ed-b116-dac502259ad0.jpg

Cadence Allegro PCB Designer 約束管理器中的差分對布線規(guī)則

4

使用PCB CAD 工具進行差分對布線

曾幾何時,PCB layout 設(shè)計師只能手動進行差分對布線。他們需要花費大量精力來確保線路保持對稱,而在布線之后再修改走線堪稱一場噩夢?,F(xiàn)在, Cadence Allegro PCB Designer 這樣的工具提供了自動的差分對布線功能,在布線時可以輕松確保差分對之間保持適當?shù)膶挾群烷g距。此外,還可以添加規(guī)則和約束,以管理差分對的各個方面。

在上圖中可以看到,Cadence 的 PCB layout 工具中使用 Constraint Manager 來管理包括差分對在內(nèi)的不同設(shè)計規(guī)則。其中包括走線的寬度和間距,允許走線蜿蜒的長度,以及布線圖,包括焊盤的入口和出口。借助這一工具,我們可以為差分對輸入所有相關(guān)的規(guī)則,確保它們符合具體的電路需求。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4381

    文章

    23632

    瀏覽量

    417315
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    技術(shù)資訊 I Allegro PCB設(shè)計中的扇出孔操作

    ,扇出是為印刷電路板上的表面貼裝器件創(chuàng)建分散通孔的過程。上期我們介紹了在布線操作中的布線優(yōu)化操作,實現(xiàn)PCB的合理規(guī)范走線;本期我們將講解在AllegroPCB設(shè)計
    的頭像 發(fā)表于 09-19 15:55 ?1913次閱讀
    <b class='flag-5'>技術(shù)</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> Allegro <b class='flag-5'>PCB</b>設(shè)計中的扇出孔操作

    USB 分信號線 PCB 布線指南

    “ ?本文介紹了在 PCB 上正確布局 USB 分數(shù)據(jù)線的關(guān)鍵原則和實踐。主要目標是實現(xiàn) USB 規(guī)范中規(guī)定的 90 歐姆阻抗匹配。且應(yīng)考慮 ESD 保護及完整的地平面。 ” USB 速度等級
    的頭像 發(fā)表于 09-18 12:03 ?4610次閱讀
    USB <b class='flag-5'>差</b>分信號線 <b class='flag-5'>PCB</b> <b class='flag-5'>布線</b><b class='flag-5'>指南</b>

    技術(shù)資訊 I Allegro PCB 設(shè)計中布線優(yōu)化

    ;本期我們將教會大家如何更快更精準的優(yōu)化我們的布線。應(yīng)用場景1.兩條甚至多條高速線(例如:時鐘、分對、高速數(shù)據(jù)線)長距離緊挨著走線時,它們之間會通過電場和磁場產(chǎn)生
    的頭像 發(fā)表于 09-12 16:07 ?6743次閱讀
    <b class='flag-5'>技術(shù)</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> Allegro <b class='flag-5'>PCB</b> 設(shè)計中<b class='flag-5'>布線</b>優(yōu)化

    技術(shù)資訊 I 圖文詳解約束管理器-分對規(guī)則約束

    本文要點你是否經(jīng)常在Layout設(shè)計中抓瞎,拿著板子無從下手,拿著鼠標深夜狂按;DDR等長沒做好導(dǎo)致系統(tǒng)不穩(wěn)定,PCIe沒設(shè)相位容造成鏈路訓練失敗……這些都是血淚教訓,關(guān)鍵時刻需要靠約束管理器救命
    的頭像 發(fā)表于 08-08 17:01 ?709次閱讀
    <b class='flag-5'>技術(shù)</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> 圖文詳解約束管理器-<b class='flag-5'>差</b><b class='flag-5'>分對</b>規(guī)則約束

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4波長規(guī)則7、芯片引腳布線二、信號走線下方添加公共接地
    的頭像 發(fā)表于 05-28 19:34 ?1640次閱讀
    高速<b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的原則

    Allegro Skill布線功能-添加分過孔禁布區(qū)

    在高速PCB設(shè)計中,分過孔之間設(shè)置禁止布線區(qū)域具有重要意義。首先它能有效減少其他信號線對分信號的串擾,保持
    發(fā)表于 05-28 15:19 ?664次閱讀
    Allegro Skill<b class='flag-5'>布線</b>功能-添加<b class='flag-5'>差</b>分過孔禁布區(qū)

    Allegro Skill布線功能之切線、切銅、連接布線介紹

    FanySkill的“切線/截銅”功能為PCB設(shè)計提供了高效的線路調(diào)整方案,可截斷走線或鋪銅和恢復(fù)走線連接。當需要微調(diào)已完成布線的器件位置時,傳統(tǒng)方法直接移動會導(dǎo)致布線混亂,而使用該功
    的頭像 發(fā)表于 05-26 11:45 ?1377次閱讀
    Allegro Skill<b class='flag-5'>布線</b>功能之切線、切銅、連接<b class='flag-5'>布線</b>介紹

    PCB設(shè)計100問

    (termination)與調(diào)整走線的拓樸。 4、布線方式是如何實現(xiàn)的? 分對布線有兩點要注意,一是兩條線的長度要盡量一樣長,另一
    發(fā)表于 05-21 17:21

    時源芯微 PCB 布線規(guī)則詳解

    PCB 布線規(guī)則詳解 走線方向控制規(guī)則 相鄰布線層的走線方向應(yīng)采用正交結(jié)構(gòu),避免不同信號線在相鄰層沿同一方向走線,以此降低不必要的層間串擾。若因 PCB 板結(jié)構(gòu)限制(例如部分背板)難以
    的頭像 發(fā)表于 05-20 16:28 ?561次閱讀

    高層數(shù)層疊結(jié)構(gòu)PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個高速數(shù)字接口。從布線規(guī)劃和為各接口分配
    的頭像 發(fā)表于 05-07 14:50 ?1020次閱讀
    高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    高速PCB板的電源布線設(shè)計

    隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來越低,速度越來越快。進入新的時代后,這對于PCB板的設(shè)計提出了更高的要求。本文正是基于這種背景下,對高速PCB設(shè)計中最重要的環(huán)
    發(fā)表于 04-29 17:31

    解決噪聲問題試試從PCB布局布線入手

    ,導(dǎo)致產(chǎn)品延期和開發(fā)成本增加。 本文將提供有關(guān)印刷電路板(PCB)布局布線指南,以幫助設(shè)計師避免此類噪聲問題。作為例子的開關(guān)調(diào)節(jié)器布局采用雙通道同步開關(guān)控制器 ADP1850,第一步是確定調(diào)節(jié)器的電流
    發(fā)表于 04-22 09:46

    華為PCB的EMC設(shè)計指南

    轉(zhuǎn)載一篇華為《PCB的EMC設(shè)計指南》,合計94頁PDF,對PCB的EMC設(shè)計從布局、布線、背板的EMC設(shè)計、射頻PCB的EMC設(shè)計等方面做
    的頭像 發(fā)表于 01-15 10:09 ?1834次閱讀
    華為<b class='flag-5'>PCB</b>的EMC設(shè)計<b class='flag-5'>指南</b>

    104條關(guān)于PCB布局布線的小技巧

    在電子產(chǎn)品設(shè)計中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現(xiàn)在,雖然有很多軟件可以實現(xiàn)PCB自動布局
    的頭像 發(fā)表于 01-07 09:21 ?1482次閱讀
    104條關(guān)于<b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>的小技巧

    pcie布線對信號傳輸?shù)挠绊?/a>

    完整性是指信號在傳輸過程中保持其完整性的能力。在PCIe布線中,信號完整性受到以下幾個因素的影響: 1.1 傳輸線特性 PCIe布線通常使用分對來傳輸信號,以減少噪聲和
    的頭像 發(fā)表于 11-13 10:38 ?1614次閱讀