| 做芯片流片前的“最后一米”

6月17日-18日，芯謀研究承辦以“南沙芯聲 聚勢(shì)未來(lái)”為主題的2023中國(guó)·南沙國(guó)際集成電路產(chǎn)業(yè)論壇在廣州南沙盛大召開(kāi)。秉承高端、全產(chǎn)業(yè)鏈、國(guó)際化的特色，本次峰會(huì)吸引了來(lái)自半導(dǎo)體產(chǎn)業(yè)的500多位嘉賓齊聚一堂，共襄盛會(huì)。

廣東省委常委、副省長(zhǎng)王曦，廣東省政府副秘書(shū)長(zhǎng)許典輝，廣州市委常委、南沙區(qū)委書(shū)記盧一先，廣州市委常委、常務(wù)副市長(zhǎng)陳勇等政府領(lǐng)導(dǎo)；中國(guó)科學(xué)院院士許寧生，國(guó)家重大專項(xiàng)02專項(xiàng)總師、中國(guó)集成電路創(chuàng)新聯(lián)盟秘書(shū)長(zhǎng)葉甜春，清華大學(xué)教授魏少軍，復(fù)旦大學(xué)微電子學(xué)院院長(zhǎng)張衛(wèi)等學(xué)術(shù)專家；恩智浦半導(dǎo)體大中華區(qū)主席李廷偉，高通公司中國(guó)區(qū)董事長(zhǎng)孟樸，博世（中國(guó)）投資有限公司執(zhí)行副總裁徐大全，東電電子中國(guó)區(qū)總裁陳捷，西門子EDA 全球資深副總裁、亞太區(qū)總裁彭啟煌，泛林集團(tuán)副總裁兼中國(guó)區(qū)總裁汪挺等國(guó)際企業(yè)代表；中芯國(guó)際董事長(zhǎng)高永崗，廣發(fā)證券黨委書(shū)記葛長(zhǎng)偉，華為科學(xué)家咨詢委員會(huì)主任徐文偉，浙江吉利控股集團(tuán)CEO李東輝，華潤(rùn)微電子總裁李虹，芯原股份創(chuàng)始人、董事長(zhǎng)兼總裁戴偉民，國(guó)家智能傳感器創(chuàng)新中心董事長(zhǎng)楊瀟，廣東省集成電路行業(yè)協(xié)會(huì)會(huì)長(zhǎng)陳衛(wèi)等國(guó)內(nèi)企業(yè)代表出席了本次活動(dòng)。

國(guó)微芯執(zhí)行總裁兼CTO白耿在會(huì)上以《助力先進(jìn)工藝芯片設(shè)計(jì)安全》為主題發(fā)表主題演講。

EDA（電子設(shè)計(jì)自動(dòng)化）是貫穿芯片設(shè)計(jì)、制造、封裝整條產(chǎn)業(yè)鏈環(huán)節(jié)的一系列工業(yè)軟件的總稱，其行業(yè)特點(diǎn)是“小而精”，全球市場(chǎng)規(guī)模約115億美元，倘若不計(jì)入IP銷售，EDA工具或許僅有70、80億美元的市場(chǎng)空間，但這樣小的市場(chǎng)卻托起了千億規(guī)模的集成電路行業(yè)，以至于影響上萬(wàn)億規(guī)模的電子系統(tǒng)產(chǎn)業(yè)。

國(guó)內(nèi)將近85%的市場(chǎng)份額由新思科技（Synopsys）、楷登電子（Cadence）和西門子EDA（Mentor Graphics）三大EDA公司所占據(jù)，其中西門子EDA在國(guó)內(nèi)影響尤為深厚，反觀國(guó)產(chǎn)EDA則只占約11%，因此國(guó)產(chǎn)EDA產(chǎn)業(yè)有巨大成長(zhǎng)空間?？v覽過(guò)去幾年，國(guó)產(chǎn)EDA呈現(xiàn)良好成長(zhǎng)態(tài)勢(shì)，每年約有10%復(fù)合增長(zhǎng)率，西門子EDA的增速則超過(guò)12%。

國(guó)際巨頭為何擁有如此強(qiáng)大的統(tǒng)治力？首先，歷史上EDA三巨頭擁有超過(guò)240次并購(gòu)，使得三大公司都具有提供全流程的EDA解決方案的能力，除了EDA工具外，三大公司也提供IP設(shè)計(jì)、設(shè)計(jì)服務(wù)以及一體化解決方案。以新思科技2020年收入來(lái)看，57%集中在EDA銷售，1/3的收入來(lái)自于IP設(shè)計(jì)。

其次，三大公司在EDA上每年的投入都超過(guò)10億美金，加起來(lái)每年超過(guò)30億美金，國(guó)內(nèi)EDA企業(yè)與之相比，投入資金水平遠(yuǎn)遠(yuǎn)低于三大公司。

在政府重視和市場(chǎng)資本的追捧之下，國(guó)內(nèi)目前已有大量EDA公司，但總的來(lái)說(shuō)，以做點(diǎn)工具開(kāi)發(fā)為主，且多數(shù)為設(shè)計(jì)前端點(diǎn)工具，缺乏與工藝廠關(guān)聯(lián)度更高、復(fù)雜度更高的設(shè)計(jì)后端及制造端的工具。

DFT工具：為車規(guī)芯片保駕護(hù)航

近年來(lái)，車規(guī)芯片興起帶動(dòng)行業(yè)對(duì)DFT（可測(cè)試性設(shè)計(jì)）的重視，但反過(guò)來(lái)，車規(guī)芯片擁有更為嚴(yán)苛的標(biāo)準(zhǔn)，比如，安全性認(rèn)證ISO26262、質(zhì)量管理體系ISO/TS16949、AEC-Q100等，這些都為DFT工具提出了一系列要求。

對(duì)車規(guī)芯片來(lái)說(shuō)，必須用DFT工具并加入BIST模塊，例如在邏輯單元加入LBIST模塊、內(nèi)存單元加入MBIST模塊。對(duì)于生產(chǎn)過(guò)程中可能產(chǎn)生的缺陷，要具備篩查，診斷和溯源能力，包括支持Stuck-at或Transition 等缺陷診斷以及插入MBIST/LBIST/BSCAN/IP Test等DFT功能模塊。此外，為在使用環(huán)境中動(dòng)態(tài)檢測(cè)芯片，還需要在DFT設(shè)計(jì)模塊中加入控制模塊。

舉例來(lái)說(shuō)，芯片設(shè)計(jì)中，剛開(kāi)始輸入的都是芯片功能模塊，只有當(dāng)加入了DFT相關(guān)模塊設(shè)計(jì)，從底層到頂層都加入DFT設(shè)計(jì)模塊和控制模塊，才稱得上完整的芯片設(shè)計(jì)。

在國(guó)微芯DFT設(shè)計(jì)流程中，針對(duì)用戶提供的RTL，可以自動(dòng)給芯片加入MBIST/BISR/BSCAN功能模塊，產(chǎn)生BSCAN/MBIST所需測(cè)試向量，加入DFT相關(guān)測(cè)試模塊、功能模塊、LBIST并進(jìn)行DC綜合，加入可測(cè)試的點(diǎn)，加入掃描鏈，之后對(duì)LBIST進(jìn)行故障仿真，用自動(dòng)測(cè)試向量的工具產(chǎn)生芯片測(cè)試所需向量，最后進(jìn)行向量仿真。

制造車規(guī)芯片時(shí)，需要經(jīng)歷封裝前的探針測(cè)試和封裝后的機(jī)臺(tái)測(cè)試，篩選早期出現(xiàn)問(wèn)題的芯片，再對(duì)合格的芯片進(jìn)行不同溫度的測(cè)試，整個(gè)測(cè)試流程非常嚴(yán)格。

制造車規(guī)芯片后，也需經(jīng)歷一系列測(cè)試，以滿足AEC-Q100的標(biāo)準(zhǔn)規(guī)范，包括模擬芯片使用環(huán)境的測(cè)試（壓力、溫度、化學(xué)環(huán)境等）、模擬芯片使用生命周期的測(cè)試（車規(guī)芯片要求周期較長(zhǎng)，一般為10年~15年）、芯片可靠性電遷移測(cè)試、HCI和BTI等可靠性測(cè)試。

DFT測(cè)試的目的就是針對(duì)芯片使用過(guò)程中不同頻率、不同電壓，驗(yàn)證出芯片應(yīng)用條件的邊界，利用探明的邊界條件，對(duì)芯片篩查，控制發(fā)貨質(zhì)量。與此同時(shí)，DFT積累的測(cè)試數(shù)據(jù)可為將來(lái)流片成品率提升提供建議和參考。

國(guó)微芯在DFT上的優(yōu)勢(shì)是可為用戶提供定制化需求的DFT設(shè)計(jì)，從設(shè)計(jì)開(kāi)始到流片后的測(cè)試都能為客戶提供一系列反饋和建議，除此之外還可定制提高測(cè)試覆蓋率和有效降低測(cè)試成本的DFT方案。目前國(guó)微芯的DFT設(shè)計(jì)已與國(guó)內(nèi)很多高端芯片設(shè)計(jì)廠家合作，包括CPU、FPGA、DSP等各種芯片。

DFR：芯片“不老”的藥

芯片也會(huì)變老，當(dāng)芯片使用過(guò)程中，MOS管的閾值電壓和飽和電流會(huì)出現(xiàn)漂移，導(dǎo)致晶體管變慢，進(jìn)一步引起標(biāo)準(zhǔn)邏輯單元門變慢，從而導(dǎo)致整個(gè)芯片變慢，久而久之芯片還會(huì)失效。

DFR（可靠性工具）就是為了解決這種問(wèn)題而生，在設(shè)計(jì)時(shí)能夠預(yù)測(cè)芯片使用過(guò)程中可能產(chǎn)生衰退及失效的現(xiàn)象，并對(duì)這種現(xiàn)象預(yù)測(cè)仿真，針對(duì)性地找到老化發(fā)生點(diǎn)進(jìn)行相應(yīng)優(yōu)化。晶體層面來(lái)看，DFR就是晶體管的SPICE仿真器，這種仿真器必須支持老化模型。

僅僅在晶體管級(jí)做完衰退分析還不夠，為了能在芯片級(jí)考慮到衰退效應(yīng)，進(jìn)行Aging-Aware時(shí)序分析，必須要在特征化工具上提供解決方案。

EsseSim是國(guó)微芯自主研發(fā)的新一代電路仿真工具，是高性能、大容量并基于并行的SPICE仿真工具，可以為STA、EMIR等工具提供晶體管級(jí)數(shù)據(jù)支撐。此外，國(guó)微芯的特征化工具可以提取包含衰退效應(yīng)的標(biāo)準(zhǔn)邏輯單元門時(shí)序庫(kù)，支持Aging-Aware的時(shí)序分析。

傳統(tǒng)方法中，可靠性預(yù)估是基于經(jīng)驗(yàn)對(duì)所有延遲設(shè)置20%的保護(hù)帶（20% clk），使用這種完全憑經(jīng)驗(yàn)值的方法進(jìn)行可靠性Aging-Aware時(shí)序分析，會(huì)出現(xiàn)太樂(lè)觀或太悲觀的結(jié)果，要么沒(méi)法保證在實(shí)際的工作年限正常運(yùn)行，要么可能造成面積和功耗資源浪費(fèi)。

另一個(gè)方法是假設(shè)電路中所有節(jié)點(diǎn)的電壓受應(yīng)幾率（SP）都是固定的值，使用保守的退化老化庫(kù)對(duì)電路進(jìn)行時(shí)序分析，但這也不能保證時(shí)序分析考慮可靠性衰退的精準(zhǔn)度，相對(duì)電路實(shí)際運(yùn)行情況可能過(guò)于悲觀，會(huì)造成芯片面積和功耗資源浪費(fèi)。

國(guó)微芯實(shí)際采用的方法是基于電路實(shí)際運(yùn)行情況，根據(jù)每個(gè)節(jié)點(diǎn)實(shí)際的受應(yīng)幾率，計(jì)算時(shí)序分析中關(guān)鍵路徑延遲的衰退。從實(shí)際電路運(yùn)行情況來(lái)看，最終考慮到衰退的最長(zhǎng)關(guān)鍵路徑非常接近設(shè)計(jì)實(shí)際時(shí)序約束，證明了我們芯片級(jí)可靠性設(shè)計(jì)方法的實(shí)用性和先進(jìn)性。

國(guó)微芯：著重于后端和制造端EDA工具的開(kāi)發(fā)

國(guó)微芯是由國(guó)微集團(tuán)的EDA基礎(chǔ)上發(fā)展而來(lái)。自2018年起，國(guó)微集團(tuán)便承接科技部重大專項(xiàng)及各級(jí)政府若干重大專項(xiàng)項(xiàng)目，2022年10月國(guó)微芯從國(guó)微集團(tuán)剝離出來(lái)獨(dú)立運(yùn)營(yíng)。

迄今為止，國(guó)微芯前期資金投入已達(dá)近20億元人民幣，研發(fā)團(tuán)隊(duì)規(guī)模已超過(guò)300人，其中30人是由國(guó)外引進(jìn)的高端EDA領(lǐng)軍人才，研發(fā)團(tuán)隊(duì)碩博人員比例超75%，申請(qǐng)專利和軟著共計(jì)超過(guò)150項(xiàng)。此外，公司已與西電、華科、南科大、東南大學(xué)、廣工大建立5所校級(jí)EDA研究院，聯(lián)合培養(yǎng)國(guó)家內(nèi)部高校EDA后備人才。

根據(jù)國(guó)微芯執(zhí)行總裁兼首席技術(shù)官白耿博士介紹，國(guó)微芯著重于后端和制造端的EDA工具開(kāi)發(fā)，同時(shí)提供后端設(shè)計(jì)服務(wù)、DFT設(shè)計(jì)服務(wù)、IP設(shè)計(jì)業(yè)務(wù)，國(guó)微芯將它們叫做芯片流片前的“最后一米”，同時(shí)布局以開(kāi)發(fā)數(shù)字全流程EDA工具鏈為目標(biāo)。

國(guó)微芯有兩大事業(yè)板塊：“國(guó)微福芯”負(fù)責(zé)國(guó)產(chǎn)EDA工具開(kāi)發(fā)工作，開(kāi)發(fā)工具大類包括物理驗(yàn)證、形式驗(yàn)證、OPC（光學(xué)臨近校正）、DFT（可測(cè)試性設(shè)計(jì)）、DFR（可靠性工具），“國(guó)微芯芯”注重后端設(shè)計(jì)、DFT設(shè)計(jì)服務(wù)以及IP設(shè)計(jì)。

國(guó)微芯EDA工具軟件構(gòu)架設(shè)計(jì)直接針對(duì)先進(jìn)工藝、高端芯片設(shè)計(jì)面臨的痛點(diǎn)，采用最先進(jìn)的設(shè)計(jì)思路，主要包括三個(gè)關(guān)鍵點(diǎn)。

首先，是共性技術(shù)開(kāi)發(fā)。物理驗(yàn)證工具和OPC工具都擁有共享統(tǒng)一的數(shù)據(jù)底座，在讀取版圖、解析版圖數(shù)據(jù)時(shí)有高速運(yùn)行讀取的能力，同時(shí)可以形成自己smDB版圖格式的文件，之后通過(guò)讀取自己版圖格式，比讀取GDS/OASIS的速度可以提高上百倍，可以大大提升流片前物理證驗(yàn)及OPC效率。

其次，是在不同EDA工具中復(fù)用源代碼級(jí)別底層功能模塊。我們對(duì)這樣一些功能模塊在源代碼級(jí)別進(jìn)行定義，形成了通用服務(wù)引擎的概念，在開(kāi)發(fā)不同EDA工具時(shí)進(jìn)行源代碼級(jí)別的復(fù)用，使開(kāi)發(fā)EDA工具的速度、效率大大提升，同時(shí)在后期維護(hù)工具的時(shí)候所要投入的研發(fā)量也可以大大減少。

最后，是針對(duì)先進(jìn)工藝、復(fù)雜工藝、先進(jìn)SoC芯片設(shè)計(jì)規(guī)模版圖越來(lái)越大，加快物理驗(yàn)證或加快OPC速度。如何充分利用大量CPU并行運(yùn)算環(huán)境建立工具的軟件架構(gòu)，適合大規(guī)模CPU運(yùn)算環(huán)境下并行加速。國(guó)微芯的物理驗(yàn)證和OPC工具可在5000甚至上萬(wàn)核的環(huán)境里進(jìn)行驗(yàn)證工作，且擁有較好的加速性能。

2022年底國(guó)微芯已推出五大系列平臺(tái)14款工具，2023年商用級(jí)工具又增加了DFT的ATPG、MBIST等多款工具，今年產(chǎn)業(yè)化的產(chǎn)品有17款之多。另外還有17款在研的工具，預(yù)計(jì)2024、2025年推出，至2025年國(guó)微芯總體工具量可達(dá)34款左右。