關(guān)于HLS IP無(wú)法編譯解決方案
自 2022 年 1 月 1 日起，Xilinx平臺(tái)的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令會(huì)無(wú)法導(dǎo)出 IP。下面是官網(wǎng)的解決方案。
Xilinx官方提供了一個(gè)補(bǔ)?。ㄕ?qǐng)看文末附件）解決這個(gè)問(wèn)題。補(bǔ)丁下載好后解壓在你軟件所安裝的目錄下，
然后window下按WIN鍵+R鍵打開(kāi)運(yùn)行，輸入cmd后回車(chē)進(jìn)入命令提示符，輸入以下命令，
修改好后，重新打開(kāi)vivado軟件編譯即可。
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
Xilinx
+關(guān)注
關(guān)注
73文章
2190瀏覽量
128796 -
編譯
+關(guān)注
關(guān)注
0文章
682瀏覽量
34776 -
Vivado
+關(guān)注
關(guān)注
19文章
844瀏覽量
70074 -
HLS
+關(guān)注
關(guān)注
1文章
133瀏覽量
25359
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP，通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算，然后將數(shù)據(jù)寫(xiě)回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此
新手求助，HLS實(shí)現(xiàn)opencv算法加速的IP在vivado的使用
我照著xapp1167文檔，用HLS實(shí)現(xiàn)fast_corners的opencv算法,并生成IP。然后想把這個(gè)算法塞到第三季的CH05_AXI_DMA_OV5640_HDMI上，這個(gè)demo里
發(fā)表于 01-16 09:22
怎么在vivado HLS中創(chuàng)建一個(gè)IP
你好我正在嘗試在vivado HLS中創(chuàng)建一個(gè)IP，然后在vivado中使用它每次我運(yùn)行Export RTL我收到了這個(gè)警告警告：[Common 17-204]您的XILINX環(huán)境變量未定義。您將
發(fā)表于 04-03 08:48
如何使用Vivado HLS生成了一個(gè)IP
你好，我使用Vivado HLS生成了一個(gè)IP。從HLS測(cè)量的執(zhí)行和測(cè)量的執(zhí)行時(shí)間實(shí)際上顯著不同。由HLS計(jì)算的執(zhí)行非常?。?.14 ms），但是當(dāng)我使用AXI計(jì)時(shí)器在真實(shí)場(chǎng)景中測(cè)量它
發(fā)表于 05-05 08:01
HLS高階綜合的定義與解決辦法
理解，沒(méi)有對(duì)應(yīng)用程序進(jìn)行有效和準(zhǔn)確地分析，并且無(wú)法從設(shè)計(jì)空間中提取最佳解決方案，那么盲目斷言一個(gè)單點(diǎn)的工具可能會(huì)導(dǎo)致效率極低的解決方案。定義我們先退一步來(lái)說(shuō)說(shuō)定義。我們說(shuō)高級(jí)綜合（HLS
發(fā)表于 07-10 08:00
嵌入式硬件開(kāi)發(fā)學(xué)習(xí)教程——Xilinx Vivado HLS案例 （流程說(shuō)明）
、USB、Micro SD、CAN、UART等接口，支持LCD顯示拓展及Qt圖形界面開(kāi)發(fā)，方便快速進(jìn)行產(chǎn)品方案評(píng)估與技術(shù)預(yù)研。HLS基本開(kāi)發(fā)流程如下：HLS工程新建/工程導(dǎo)入編譯與仿真
發(fā)表于 11-11 09:38
使用Vitis HLS創(chuàng)建屬于自己的IP相關(guān)資料分享
1、使用Vitis HLS創(chuàng)建屬于自己的IP高層次綜合（High-level Synthesis）簡(jiǎn)稱(chēng)HLS，指的是將高層次語(yǔ)言描述的邏輯結(jié)構(gòu)，自動(dòng)轉(zhuǎn)換成低抽象級(jí)語(yǔ)言描述的電路模型的過(guò)程。對(duì)于A(yíng)MD
發(fā)表于 09-09 16:45
HLS中RTL無(wú)法導(dǎo)出IP核是為什么？
請(qǐng)教一下，我在HLS里面要將以下程序生成IP核，C Synthesis已經(jīng)做好了，但是在export RTL的時(shí)候一直在運(yùn)行
int sum_single(int A int B
發(fā)表于 09-28 06:03
Vivado環(huán)境下如何在IP Integrator中正確使用HLS IP
介紹如何設(shè)計(jì)HLS IP，并且在IP Integrator中使用它來(lái)作一個(gè)設(shè)計(jì)——這里生成兩個(gè)HLS blocks的IP，并且在一個(gè)FFT（
發(fā)表于 02-07 17:59
?4720次閱讀
使用教程分享：在Zynq AP SoC設(shè)計(jì)中高效使用HLS IP（一）
高層次綜合設(shè)計(jì)最常見(jiàn)的的使用就是為CPU創(chuàng)建一個(gè)加速器，將在CPU中執(zhí)行的代碼移動(dòng)到FPGA可編程邏輯去提高性能。本文展示了如何在Zynq AP SoC設(shè)計(jì)中使用HLS IP。 在Zynq器件
發(fā)表于 02-07 18:08
?4117次閱讀
新思科技Synphony HLS解決方案
新思科技公司高層級(jí)綜合法和系統(tǒng)級(jí)別營(yíng)銷(xiāo)總監(jiān)Chris Eddington介紹說(shuō)，Synphony HLS解決方案可顯著地改變ASIC和FPGA在系統(tǒng)驗(yàn)證和嵌入式軟件開(kāi)發(fā)中的應(yīng)用方式。
發(fā)表于 07-19 15:40
?1929次閱讀
采用Zynq SDR套件的DDS HLS IP
ADI公司在Embedded World 2015上展示了采用Zynq SDR套件的DDS HLS IP
如何利用HLS功能創(chuàng)建圖像處理解決方案
本方案利用 HLS 功能創(chuàng)建圖像處理解決方案，在可編程邏輯中實(shí)現(xiàn)邊緣檢測(cè) （Sobel）。
使用HLS封裝的縮放IP來(lái)實(shí)現(xiàn)視頻圖像縮放功能
這里向大家介紹使用HLS封裝的縮放IP來(lái)實(shí)現(xiàn)視頻圖像縮放功能。將HLS封裝的縮放IP加入到OV5640圖像傳輸系統(tǒng)，驗(yàn)證圖像放大和縮小功能。
關(guān)于Ultra96的Xilinx DDS編譯器IP教程
電子發(fā)燒友網(wǎng)站提供《關(guān)于Ultra96的Xilinx DDS編譯器IP教程.zip》資料免費(fèi)下載
發(fā)表于 12-13 10:17
?1次下載
工商網(wǎng)監(jiān)
評(píng)論