vivado的工程創(chuàng)建流程對(duì)于大部分初學(xué)者而言比較復(fù)雜，下面將通過(guò)這篇博客來(lái)講解詳細(xì)的vivado工程創(chuàng)建流程。幫助自己進(jìn)行學(xué)習(xí)回顧，同時(shí)希望可以對(duì)有需要的初學(xué)者產(chǎn)生幫助。

1、創(chuàng)建工程

在打開vivado軟件之后可以看到如下界面：

點(diǎn)擊圖中紅框所示即為創(chuàng)建新的項(xiàng)目工程，紅框之下依次為打開項(xiàng)目和打開實(shí)例項(xiàng)目

2、設(shè)置項(xiàng)目名稱

在上述流程之后點(diǎn)擊next到達(dá)如下界面：

小紅框用于設(shè)置項(xiàng)目名稱，大紅框設(shè)置項(xiàng)目存儲(chǔ)位置；底部的Create project subdirectory勾選則表示在當(dāng)前文件夾下創(chuàng)建一個(gè)與項(xiàng)目名稱相同的子文件夾

3、框選工程類型

在以下界面選擇工程類型為RTL Project，然后點(diǎn)擊Next

4、選擇芯片類型*

之后出現(xiàn)如下兩個(gè)界面可直接跳過(guò)

然后進(jìn)行芯片選型：

圖中1用于選擇芯片系列，2用于選擇芯片封裝類型，3用于選擇芯片速度；正常通過(guò)此辦法便可以框選出所需的芯片型號(hào)。以AX7020開發(fā)板為例選擇xc7z020clg400-2，之后點(diǎn)擊Next

此處再點(diǎn)擊Finish便完成了項(xiàng)目創(chuàng)建

5、添加工程文件

之后進(jìn)入如下頁(yè)面：

點(diǎn)擊加號(hào)，添加設(shè)計(jì)源文件，在下圖選擇紅色方框，方框上下依次為添加約束文件和添加仿真文件

點(diǎn)擊創(chuàng)建新的文件，文件名與項(xiàng)目名稱相同，之后點(diǎn)擊Finish再點(diǎn)擊確定完成文件創(chuàng)建

6、編寫源代碼

在圖中黃條部分進(jìn)行代碼的編寫；

右邊為綠色方塊表示當(dāng)前代碼無(wú)錯(cuò)誤，若為紅色表示當(dāng)前代碼有錯(cuò)誤，之后點(diǎn)擊左側(cè)Open Elaborated Design可查看原理圖

7、添加約束

點(diǎn)擊Window打開I/O Ports設(shè)置對(duì)應(yīng)的引腳以及其電平

之后點(diǎn)擊保存得到如下圖：

文件名與項(xiàng)目名稱保持一致，點(diǎn)擊OK即可生成約束文件

點(diǎn)擊打開該文件便可發(fā)現(xiàn)其中包含引腳約束，之后點(diǎn)擊Run Synthesis進(jìn)行綜合

點(diǎn)擊OK進(jìn)行運(yùn)行，運(yùn)行時(shí)在右上角有轉(zhuǎn)動(dòng)的圓圈，點(diǎn)擊Cancel可以進(jìn)行終止

之后得到如上圖所示，直接點(diǎn)擊Cancel，三個(gè)相關(guān)命令可在后續(xù)深入學(xué)習(xí)時(shí)進(jìn)行操作

下一步添加時(shí)序約束

在此處對(duì)時(shí)鐘頻率進(jìn)行設(shè)置，需要查閱芯片手冊(cè)。

直接點(diǎn)擊完成

點(diǎn)擊Reload

完成時(shí)序約束

8、生成比特文件并下載運(yùn)行

點(diǎn)擊Generate Bitstream

點(diǎn)擊OK

點(diǎn)擊Cancel

之后點(diǎn)擊Open Hardware Manager

在連接好開飯之后點(diǎn)擊Open target，再點(diǎn)擊Auto Connect

點(diǎn)擊Program device

選擇比特文件，然后點(diǎn)擊Program即可完成下載驗(yàn)證

審核編輯：湯梓紅