內(nèi)容提要

●Cadence 流程已通過認證，可立即投入生產(chǎn)，該工藝下 Design IP 產(chǎn)品現(xiàn)已完備，可支持客戶進行 Intel 16 工藝下 SOC 設計

●客戶可以基于已被充分認證的 Cadence 流程，以十足把握交付各類 HPC 及消費電子應用

中國上海，2023 年 7 月 14 日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布其數(shù)字和定制/模擬流程現(xiàn)已通過 Intel 16 FinFET 工藝技術認證，其 Design IP 現(xiàn)可支持 Intel Foundry Services（IFS）的此工藝節(jié)點。與此同時，Cadence 和 Intel 共同發(fā)布了相應的制程設計套件（PDK），用于加速一系列應用的開發(fā)，包括低功耗消費電子及高性能計算（HPC）應用。客戶現(xiàn)在可以使用支持立即投產(chǎn)的 Cadence設計流程和 Design IP，實現(xiàn)設計目標并加快產(chǎn)品上市。

Intel 16 數(shù)字全流程

完整的 Cadence RTL-to-GDS 流程已經(jīng)過認證和優(yōu)化，可用于 Intel 16 工藝節(jié)點，助力客戶實現(xiàn)設計的功耗、性能和面積（PPA）目標。該流程包括 Innovus Implementation System、GenusSynthesis Solution、Quantus Extraction Solution、TempusTiming Signoff Solution 及 Tempus ECO Option、PegasusVerification System 和 Pegasus DFM 以及 VoltusIC Power Integrity Solution。Cadence流程的部分功能進行了針對 Intel 16 工藝規(guī)則的優(yōu)化，包括過孔插入和天線規(guī)則支持，有助于實現(xiàn)高質(zhì)量設計。

Intel 16 定制/模擬流程

Cadence VirtuosoStudio（包含 Virtuoso Schematic Editor、Virtuoso Layout Suite、Virtuoso ADE Suite）和集成的 SpectreX Simulator 均已通過 Intel 16工藝節(jié)點認證。這些工具經(jīng)過功能增強，可以更好地管理工藝角仿真，執(zhí)行統(tǒng)計分析、設計對中和電路優(yōu)化。

Virtuoso設計平臺與 Innovus Implementation System 緊密集成，通過一個共用的數(shù)據(jù)庫來提升混合信號設計的實現(xiàn)方法。此外，Virtuoso Layout Suite 經(jīng)過全面更新，以便在 Intel 16 工藝上有效進行版圖實現(xiàn)，該工具提供了多項功能，包括提高整個版圖設計環(huán)境的性能和可擴展性；基于非均勻網(wǎng)格的器件布局布線方法，帶有布局、布線、填充和插入 dummy 的交互式輔助功能；支持基于寬度的間距模式（WSP）；集成寄生提取和 EM-IR 檢查；并且通過 Virtuoso InDesign DRC 集成了簽核品質(zhì)的物理驗證功能。

Intel 16 設計 IP

Cadence Design IP 已針對 Intel 16工藝進行了移植和硅驗證，包括企業(yè)級 PCI Express（PCIe）5.0 和 25G-KR 以太網(wǎng)多協(xié)議 PHY；面向消費電子應用的多協(xié)議 PHY（支持 PCIe 3.0 和 USB 3.2 等標準）；面向 LPDDR5/4/4X 的多標準 PHY，支持多種存儲器應用；MIPID-PHY^? v1.2，支持各種 MIPI 消費電子應用，如相機和顯示器；以及用于音頻應用的 MIPI SoundWireI/O。

?

“雙方的共同用戶為各種垂直市場打造出色設計，并將我們視為值得信賴的代工合作伙伴，”Intel 副總裁兼產(chǎn)品與設計生態(tài)系統(tǒng)賦能部門總經(jīng)理Rahul Goyal 說，“通過與 Cadence 的持續(xù)合作，我們正在為各類市場的客戶提供技術賦能，幫助他們解鎖 Intel 16 制程和先進的 Cadence 流程及 IP 所帶來的節(jié)能優(yōu)勢。”

?

“Cadence 研發(fā)團隊與 IFS 通力合作，針對 Intel 16 工藝技術驗證了 Cadence 流程和設計 IP，確?？蛻裟軌蚩焖俨捎梦覀兊募夹g，及時交付創(chuàng)新的消費電子應用，”Cadence 高級副總裁兼市場及商務開發(fā)總經(jīng)理 Nimish Modi 說，“芯片設計創(chuàng)新日新月異，因此我們對工具和 IP 進行了優(yōu)化，以確?？蛻裟軌蛐判氖愕亟桓对O計，滿足最嚴苛的設計要求?！?/p>

Cadence 先進的 EDA 解決方案和 IP 產(chǎn)品支持公司的智能系統(tǒng)設計（Intelligent System Design）戰(zhàn)略，旨在助力客戶實現(xiàn) SoC 卓越設計。

關于 Cadence 先進節(jié)點解決方案

更多信息，請訪問

www.cadence.com/go/advndifspr

（您可復制至瀏覽器或點擊閱讀原文打開）

關于 Cadence

Cadence 是電子系統(tǒng)設計領域的關鍵領導者，擁有超過 30 年的計算軟件專業(yè)積累。基于公司的智能系統(tǒng)設計戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設計概念成為現(xiàn)實。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業(yè)和醫(yī)療等最具活力的應用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息，請訪問公司網(wǎng)站www.cadence.com。

2023 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產(chǎn)。