近日，日本Rapidus 首席執(zhí)行官 Atsuyoshi Koike 在接受《日經(jīng)新聞》采訪的時(shí)候表示，與目前其他日本公司生產(chǎn)的標(biāo)準(zhǔn)芯片相比，2nm芯片的成本將增加十倍。Rapidus是日本政府支持的半導(dǎo)體財(cái)團(tuán)，其成立目的是超越世界領(lǐng)先的芯片制造商。他們認(rèn)為，其2nm 芯片對日本至關(guān)重要，因?yàn)槠渲幸恍┬酒瑢⒂糜趯野踩陵P(guān)重要的高性能計(jì)算應(yīng)用，而其他芯片也能用于自動(dòng)駕駛汽車和機(jī)器人等創(chuàng)新民用應(yīng)用。

“2nm 芯片將比當(dāng)今先進(jìn)節(jié)點(diǎn)制造的芯片貴得多，與當(dāng)今日本制造的‘主流’芯片（45nm）相比，價(jià)格上漲十倍，這是一個(gè)巨大的飛躍?！盇tsuyoshi Koike說。不過，即使如此貴，Atsuyoshi Koike預(yù)計(jì)，在他們于2027 年開始 量產(chǎn)2nm之后，也有公司愿意為此買單。

芯片的成本構(gòu)成

眾所周知，隨著 SoC 變得越來越復(fù)雜，圍繞它們的經(jīng)濟(jì)因素也變得越來越復(fù)雜。其中包括要集成的功能和 IP、上市速度、功率和性能規(guī)格、金屬層數(shù)、存儲(chǔ)器的配置方式和使用的存儲(chǔ)器數(shù)量以及目標(biāo)市場等所有內(nèi)容。其中每一個(gè)都有一個(gè)價(jià)格，并且它們加起來可以是一個(gè)非常大的數(shù)字。

Synopsys也在一篇博客文章中表示，每個(gè)芯片設(shè)計(jì)項(xiàng)目都是獨(dú)一無二的，但有五個(gè)基本因素會(huì)影響總體成本：

第一是內(nèi)容庫（Content Libraries）；據(jù)介紹，所謂內(nèi)容庫由芯片設(shè)計(jì)項(xiàng)目中使用的第三方IP組成，包括常用功能、輸入和輸出（I/O）電路以及片上存儲(chǔ)器。內(nèi)容庫許可費(fèi)各不相同，但可能高達(dá)數(shù)千萬美元。此外，公司還必須支付每個(gè)芯片的使用費(fèi)，這應(yīng)該計(jì)入項(xiàng)目預(yù)算。

第二是EDA工具；EDA工具可用于虛擬布局電路、模擬操作和驗(yàn)證性能。EDA 軟件有多種形式，包括本地、云托管和軟件即服務(wù) (SaaS)。定價(jià)可以基于許可、基于使用或兩者的組合。此外，EDA 工具還需要強(qiáng)大的計(jì)算機(jī)和大量存儲(chǔ)容量，這意味著需要投資本地或云基礎(chǔ)設(shè)施。

第三是制造芯片的代工廠按硅片收費(fèi)；芯片越小，組織在每個(gè)晶圓上可以獲得的芯片就越多。然而，隨著芯片尺寸變小，其他設(shè)計(jì)成本（例如研發(fā)成本）也會(huì)變得更高。控制芯片設(shè)計(jì)成本意味著在高效晶圓使用和現(xiàn)實(shí)研發(fā)之間找到平衡。

第四是時(shí)間；產(chǎn)品進(jìn)入市場的速度越快，項(xiàng)目的整體投資回報(bào)率就越高。除了設(shè)計(jì)芯片所花費(fèi)的時(shí)間之外，公司還必須考慮流片和代工生產(chǎn)之間的滯后時(shí)間。每個(gè)設(shè)計(jì)都存在缺陷，在生產(chǎn)開始之前，設(shè)計(jì)師和晶圓廠必須解決這些缺陷。

最后，生產(chǎn)前的最后一步包括預(yù)測新芯片的需求并向代工廠承諾訂單。這是一項(xiàng)復(fù)雜且高風(fēng)險(xiǎn)的操作。如果您訂購的芯片太少，您將出現(xiàn)供應(yīng)短缺并可能會(huì)損失銷售；如果您訂購太多，您可能會(huì)在未使用的庫存上浪費(fèi)數(shù)千甚至數(shù)百萬美元。

此外，工藝的良率，芯片設(shè)計(jì)的質(zhì)量和封測，也都是芯片的成本構(gòu)成，由此可見，計(jì)算芯片的成本，并不是一件簡單的事情。

相關(guān)資料顯示，在主流節(jié)點(diǎn)（40 納米到 65 納米）上，如果從頭開始，新芯片的價(jià)格大約為 4000 萬美元到5000萬美元之間。但這些節(jié)點(diǎn)的良率很高，而且軟件開發(fā)成本也較低，且這些芯片在功能上并不處于領(lǐng)先地位，那就意味著往更先進(jìn)的工藝前進(jìn)，成本會(huì)繼續(xù)飆升。這從IBS提供的數(shù)據(jù)可以看到。如圖所示，進(jìn)入到5nm時(shí)代，芯片的設(shè)計(jì)成本可以飆升到5.4億美元，在工藝?yán)^續(xù)往后走，成本的繼續(xù)升高是可以預(yù)期的。

不同工藝節(jié)點(diǎn)下的芯片設(shè)計(jì)成本

2nm，貴在哪里？

要討論2nm貴在哪里，如上所述，這同時(shí)是一個(gè)復(fù)雜的問題。

不過，據(jù)筆者從相關(guān)供應(yīng)鏈了解到。進(jìn)入了這些先進(jìn)工藝，無論是IP，還是EDA工具，其成本的提高都是能夠理解的。而進(jìn)入到這些先進(jìn)芯片，因?yàn)橐淮涡粤髌杀据^高，這就使得相關(guān)驗(yàn)證成本水漲船高，這從IBS提供的上圖可以看到，進(jìn)入到2nm芯片時(shí)代，設(shè)計(jì)的成本是可以預(yù)期的。

值得一提的是，伴隨著這些先進(jìn)工藝而生的是先進(jìn)制造和封裝工藝，這帶來的成本也是不容忽視的。

以制造端為例，根據(jù)IBS對晶圓廠的先進(jìn)工藝投資測算，如果要建設(shè)一個(gè)3nm工藝，月產(chǎn)4萬片的晶圓生產(chǎn)線，成本約為150億到200億美元。據(jù)臺(tái)灣聯(lián)合報(bào)之前報(bào)道，臺(tái)積電將斥資 1 萬億新臺(tái)幣（約合 339 億美元）在臺(tái)灣臺(tái)中市建造一座晶圓廠，生產(chǎn) 2 納米芯片。Rapidus首席執(zhí)行官Atsuyoshi Koike此前在接受采訪時(shí)曾表示，公司需要投入2萬億日元用于研發(fā)才能開始試生產(chǎn)2nm，然后需要投資3萬億日元才能開始量產(chǎn)2nm芯片。

其中，EUV***和相應(yīng)配套材料的成本增加，必然會(huì)是一個(gè)重要影響因素。

從DUV往EUV***推進(jìn)的時(shí)候，作為芯片制造的主要成本之一的環(huán)節(jié)光刻成本有了新的提升。但在即將進(jìn)入的high na euv光刻制造時(shí)代，單臺(tái)***的制造成本將會(huì)從1億多直接飆升到三億多。雖然芯片在制造中使用的EUV的層數(shù)不會(huì)太多，例如據(jù)相關(guān)報(bào)道，在3nm工藝的時(shí)候，會(huì)采用多大25層EUV光刻曝光工藝。由此可見，這在進(jìn)入2nm時(shí)代，勢必會(huì)帶來成本的提升。

進(jìn)入到EUV時(shí)代，還有一個(gè)輔料需求增加，且成本會(huì)飆升，那就是掩模組（mask set）。

按照Semianalysis的報(bào)道，在 90nm 至 45nm 的代工工藝節(jié)點(diǎn)上，掩模組的成本約為數(shù)十萬美元。28 納米工藝的價(jià)格已超過 100 萬美元。對于 7nm，成本增加超過 1000 萬美元，而現(xiàn)在，當(dāng)我們跨越 3nm 障礙時(shí)，掩模組將開始進(jìn)入 4000 萬美元范圍。

晶圓成本的變化

關(guān)于芯片制造成本的飆升，我們可以從臺(tái)媒泄露的臺(tái)積電在相關(guān)晶圓報(bào)價(jià)上略知一二。

據(jù)Digitimes報(bào)道，與 N5（5 納米級(jí)）生產(chǎn)節(jié)點(diǎn)相比，臺(tái)積電將把使用其領(lǐng)先的 N3（3 納米級(jí)）工藝技術(shù)加工的晶圓的價(jià)格提高 25%。換而言之，采用臺(tái)積電領(lǐng)先的 N3 制造技術(shù)加工的一塊晶圓將花費(fèi)超過 20,000 美元 。作為對比，N5 晶圓的成本約為 16,000 美元，如下圖所示。

報(bào)道進(jìn)一步指出，臺(tái)積電將為其即將推出的 2nm 節(jié)點(diǎn)進(jìn)一步提高芯片生產(chǎn)價(jià)格。新的晶圓價(jià)格預(yù)估表明，臺(tái)積電將對 2nm 芯片每片晶圓收取 25,000 美元的費(fèi)用。

誰在競爭2nm？

正因?yàn)?nm無論是芯片設(shè)計(jì)還是建造晶圓廠成本都是如此昂貴，所以可以預(yù)期的是，僅有少量的廠商能夠跨入2nm這個(gè)階段。在Fabless方面，我們認(rèn)為英偉達(dá)、蘋果、高通、MTK和博通等領(lǐng)先廠商會(huì)是首批使用2nm的客戶。在晶圓制造方面，則和大家所了解的一樣，除了臺(tái)積電、三星和Intel以外，文章開頭提到的日本Rapidus會(huì)是其中的一個(gè)玩家。

首先看臺(tái)積電方面，他們在去年首先推出初始版本的2nm工藝是該代工廠第一個(gè)使用環(huán)柵 (GAAFET) 晶體管的節(jié)點(diǎn)，臺(tái)積電將其稱為 Nanosheet 晶體管。與當(dāng)前 FinFET 晶體管相比，GAAFET 的優(yōu)勢包括降低漏電流（因?yàn)闁艠O位于溝道的所有四個(gè)側(cè)面），以及調(diào)整溝道寬度以獲得更高性能或更低功耗的能力。

臺(tái)積電去年推出這項(xiàng)技術(shù)時(shí)表示，在相同功耗和復(fù)雜度的情況下，可以將晶體管性能提升10%到15%，或者在相同時(shí)鐘和晶體管數(shù)量的情況下，將功耗降低25%到30%。該公司還表示，N2 將提供比N3E高 15% 以上的“混合”芯片密度，這比去年宣布的 10% 密度增加有所增加。

在今年的技術(shù)大會(huì)上，臺(tái)積電表示，N2技術(shù)開發(fā)已步入正軌，該節(jié)點(diǎn)將于2025年進(jìn)入大批量生產(chǎn)（可能是2025年很晚）。該公司還表示，在進(jìn)入 HVM 兩年前，其 Nanosheet GAA 晶體管性能已達(dá)到目標(biāo)規(guī)格的 80% 以上，256Mb SRAM 測試 IC 的平均良率超過 50%。

臺(tái)積電的 N2 系列將在 2026 年的某個(gè)時(shí)候升級(jí)，屆時(shí)該公司計(jì)劃推出其 N2P 制造技術(shù)。N2P 將為 N2 的 Nanosheet GAA 晶體管添加背面電源軌技術(shù)。公司還在準(zhǔn)備 N2X——一個(gè)專為高性能計(jì)算 (HPC) 應(yīng)用（例如需要更高電壓和時(shí)鐘的高端 CPU）量身定制的制造工藝。

在三星方面，他們也表示，公司也將于將于 2025 年開始大規(guī)模生產(chǎn)用于移動(dòng)應(yīng)用的 2nm 芯片。三星還將在2026年提供用于高性能計(jì)算的2納米芯片生產(chǎn)，并在2027年提供汽車芯片的工藝。

該公司表示，與去年推出的 3nm 工藝相比，其 2nm 工藝的性能和能效分別提高了 12% 和 25%，是芯片制造商中率先做到這一點(diǎn)的。三星表示，其 2nm 工藝還提供比 3nm 工藝小 5% 的芯片。該公司還表示，將于 2027 年開始量產(chǎn)采用 1.4 納米工藝的芯片。

來到Intel，他們在今年三月初的一場會(huì)議上透露，公司已經(jīng)完成了其 1.8 納米和 2 納米制造工藝開發(fā)。該公司將于 2024 年開始在內(nèi)部和第三方產(chǎn)品中使用 1.8 納米和 2 納米制造工藝。他們表示，Intel 18A 每瓦性能提高 10%。Intel 20A 的每瓦性能提高了 15%。

至于rapidus，他們則計(jì)劃通過和IBM、IMEC等機(jī)構(gòu)合作，以推進(jìn)其2nm研發(fā)。

毫無疑問，在技術(shù)以外，這是一場當(dāng)之無愧的金錢競賽。

審核編輯：劉清