chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【華秋干貨鋪】一文輕松搞定PCB疊層和阻抗設(shè)計(jì)

測(cè)試手機(jī)號(hào) ? 來源:jf_32813774 ? 作者:jf_32813774 ? 2023-07-31 10:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

為了減少在高速信號(hào)傳輸過程中的反射現(xiàn)象,必須在信號(hào)源、接收端以及傳輸線上保持阻抗的匹配。單端信號(hào)線的具體阻抗取決于它的線寬尺寸以及與參考平面之間的相對(duì)位置。特定阻抗要求的差分對(duì)間的線寬/線距則取決于選擇的PCB疊層結(jié)構(gòu)。

由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB疊層結(jié)構(gòu)必須能實(shí)現(xiàn)板上的所有阻抗需求,包括內(nèi)層和外層、單端和差分線等。

PCB疊層設(shè)計(jì)

層的定義設(shè)計(jì)原則

1、主芯片相臨層為地平面,提供器件面布線參考平面;

2、所有信號(hào)層盡可能與地平面相鄰;

3、盡量避免兩信號(hào)層直接相鄰;

4、主電源盡可能與其對(duì)應(yīng)地相鄰;

5、原則上應(yīng)該采用對(duì)稱結(jié)構(gòu)設(shè)計(jì),對(duì)稱的含義包括:介質(zhì)層厚度及種類、銅箔厚度、圖形分布類型(大銅箔層、線路層)的對(duì)稱。

PCB的層定義推薦方案

具體的PCB層設(shè)置時(shí),要對(duì)以上原則進(jìn)行靈活掌握,根據(jù)實(shí)際的需求,確定層的排布,切忌生搬硬套。以下給出常見的層排布推薦方案,供參考。在層設(shè)置時(shí),若有相鄰布線層,可通過增大相鄰布線層的間距,來降低層間串?dāng)_。對(duì)于跨分割的情況,確保關(guān)鍵信號(hào)必須有相對(duì)完整的參考地平面或提供必要的橋接措施。

本文以RK3588方案的PCB設(shè)計(jì)為例,其10層1階,10層2階,8層通孔等PCB疊層結(jié)構(gòu)的相關(guān)介紹,給客戶在疊層結(jié)構(gòu)的選擇和評(píng)估上提供幫助。如果選擇其他類型的疊層結(jié)構(gòu),請(qǐng)根據(jù)PCB廠商給出的規(guī)格,重新計(jì)算阻抗。

本文使用華秋DFM軟件的阻抗計(jì)算功能,為大家展開相關(guān)疊層和阻抗設(shè)計(jì)的案例講解。這是一款國(guó)內(nèi)免費(fèi)的PCB可制造性和PCBA裝配分析軟件,幫助設(shè)計(jì)工程師在生產(chǎn)前檢查出可制造性問題,且能夠滿足工程師需要的多種使用場(chǎng)景。

華秋DFM軟件下載地址(復(fù)制到電腦瀏覽器打開):

https://dfm.elecfans.com/uploads/software/promoter/hqdfm_DFMGZH.zip

8層通孔板1.6mm厚度疊層設(shè)計(jì)

在8層通孔板疊層設(shè)計(jì)中,頂層信號(hào)L1的參考平面為L(zhǎng)2,底層信號(hào)L8的參考平面為L(zhǎng)7。建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅厚度建議全部采用 1oZ,厚度為1.6mm,其疊層設(shè)計(jì)如下圖所示。

wKgaomTHGR2AH8s-AAD0xl2ApdA645.jpg

8層通孔板1.6mm厚度阻抗設(shè)計(jì)

外層單端50歐姆阻抗設(shè)計(jì)

使用華秋DFM工具,選擇外層單端阻抗模型,輸入對(duì)應(yīng)參數(shù),計(jì)算出對(duì)應(yīng)線寬為3.8mil,L1與L8層是對(duì)稱設(shè)計(jì),故L1層與L8層50歐姆單端走線為3.8mil,如下圖所示。

wKgZomTHGR6ANtDlAAFokzcVRx8340.jpg

外層差分100歐姆阻抗設(shè)計(jì)

使用華秋DFM工具,選擇外層單端阻抗模型,輸入對(duì)應(yīng)參數(shù),計(jì)算出對(duì)應(yīng)線寬/間距為3.3/7.7mil,L1與L8層是對(duì)稱設(shè)計(jì),故L1層與L8層100歐姆差分走線為3.3/7.7mil,如下圖所示。

wKgaomTHGR6AI7qWAAHPK0GzFag410.jpg

內(nèi)層單端50歐姆阻抗設(shè)計(jì)

使用華秋DFM工具,選擇外層單端阻抗模型,輸入對(duì)應(yīng)參數(shù),計(jì)算出對(duì)應(yīng)線寬為4.2mil,L3與L6層是對(duì)稱設(shè)計(jì),故L3層與L6層50歐姆單端走線為4.2mil,如下圖所示。

wKgZomTHGR-AEL5RAAFvU7u8rsc503.jpg

內(nèi)層差分100歐姆阻抗設(shè)計(jì)

使用華秋DFM工具,選擇外層單端阻抗模型,輸入對(duì)應(yīng)參數(shù),計(jì)算出對(duì)應(yīng)線寬/間距為3.3/7.7mil,L3與L6層是對(duì)稱設(shè)計(jì),故L3層與L6層100歐姆差分走線為3.3/7.7mil,如下圖所示。

wKgaomTHGR-ABy-9AAF76B09qGg061.jpg

總體阻抗走線線寬

wKgZomTHGR-AQwvUAAHSXUVtnt8702.jpg

8層通孔板1.2mm厚度疊層設(shè)計(jì)

在8層通孔板疊層設(shè)計(jì)中,頂層信號(hào)L1的參考平面為L(zhǎng)2,底層信號(hào)L8的參考平面為L(zhǎng)7。建議層疊為
TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅厚度建議全部采用 1oZ,厚度為1.2mm,詳細(xì)的疊層設(shè)計(jì)如下表所示。

wKgaomTHGSCAHc6qAAHujgodNXc668.jpg

8層通孔板1.2mm厚度阻抗設(shè)計(jì)

按照疊層設(shè)計(jì)參數(shù),使用華秋DFM軟件進(jìn)行阻抗計(jì)算,計(jì)算方法與上述8層1.6MM通孔一致,不一一截圖,計(jì)算出的阻抗線寬線距如下表所示。

wKgZomTHGSCAfaG4AAHkUk5Q8KI390.jpg

8層通孔板1.0mm厚度疊層設(shè)計(jì)

在8層通孔板疊層設(shè)計(jì)中,頂層信號(hào)L1的參考平面為L(zhǎng)2,底層信號(hào)L8的參考平面為L(zhǎng)7。建議層疊為
TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅厚度建議全部采用 1oZ,厚度為1.0mm,詳細(xì)的疊層設(shè)計(jì)如下表所示。

wKgaomTHGSGAF8UHAAIQBfuWytA836.jpg

8層通孔板1.0mm厚度阻抗設(shè)計(jì)

按照疊層設(shè)計(jì)參數(shù),使用華秋DFM軟件進(jìn)行阻抗計(jì)算,計(jì)算方法與上述8層1.6MM通孔一致,不一一截圖,計(jì)算出的阻抗線寬線距如下表所示。

wKgZomTHGSGAU1zVAAH-_SdVoL8524.jpg

10層1階HDI板1.6mm厚度疊層設(shè)計(jì)

在10層1階板疊層設(shè)計(jì)中,頂層信號(hào)L1的參考平面為L(zhǎng)2,底層信號(hào)L10的參考平面為L(zhǎng)9。建議層疊為
TOP-Signal/Gnd-Gnd/Power-Signal-Gnd/Power-Gnd/Power-Gnd/Power-Signal-Gnd-Bottom,其中L1,L2,L9,L10,建議采用1oZ,其它內(nèi)層采用HoZ。如下圖所示為1.6mm板厚的參考疊層。

wKgaomTHGSOAR-QwAAJOuAj02qw287.jpg

10層1階HDI板1.6mm厚度阻抗設(shè)計(jì)

按照疊層設(shè)計(jì)參數(shù),使用華秋dfm軟件進(jìn)行阻抗計(jì)算,計(jì)算方法與上述8層通孔一致,不一一截圖,計(jì)算出的單端阻抗線寬線距、差分阻抗線寬線距如下圖所示。

wKgZomTHGSOAFvPHAABYb6k0YDA399.jpg

wKgaomTHGSSAOSWAAADj7Dc0tm8626.jpg

10層2階HDI板1.6mm厚度疊層設(shè)計(jì)

在10層2階板疊層設(shè)計(jì)中,頂層信號(hào)L1的參考平面為L(zhǎng)2,底層信號(hào)L10的參考平面為L(zhǎng)9。建議層疊為
TOP-Gnd-Signal-Gnd-Power-Signal/Pow -Gnd-Signal-Gnd-Bottom,其中L1,L2,L3,L8,L9,L10,建議采用1oZ,其它內(nèi)層采用HoZ。下圖為1.6mm板厚的參考疊層。

wKgZomTHGSWAQto6AAJ6YgFLGAE275.jpg

10層2階HDI板1.6mm厚度阻抗設(shè)計(jì)

按照疊層設(shè)計(jì)參數(shù),使用華秋dfm軟件進(jìn)行阻抗計(jì)算,計(jì)算方法與上述8層通孔一致,不一一截圖,計(jì)算出的單端阻抗線寬線距、差分阻抗線寬線距如下圖所示。

wKgaomTHGSaAdLL0AABvYaNqiPQ360.jpg

wKgZomTHGSaALpHqAABid9Z9EJo630.jpg

華秋DFM軟件下載地址(復(fù)制到電腦瀏覽器打開):

https://dfm.elecfans.com/uploads/software/promoter/hqdfm_DFMGZH.zip

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4398

    文章

    23815

    瀏覽量

    422428
  • DFM
    DFM
    +關(guān)注

    關(guān)注

    8

    文章

    489

    瀏覽量

    31056
  • 華秋
    +關(guān)注

    關(guān)注

    21

    文章

    584

    瀏覽量

    14129
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    西門子PCB設(shè)計(jì)工具Z-planner Enterprise 2510版本的新增功能

    Z-planner Enterprise 是設(shè)計(jì)工具,專注于管理和優(yōu)化您的 PCB
    的頭像 發(fā)表于 01-04 16:17 ?135次閱讀
    西門子<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)工具Z-planner Enterprise 2510版本的新增功能

    固態(tài)電容:小型化封裝,釋放PCB更多空間

    固態(tài)電容通過小型化封裝設(shè)計(jì),顯著釋放PCB空間,同時(shí)保持高性能與可靠性,成為高密度電子系統(tǒng)的理想選擇。
    的頭像 發(fā)表于 12-05 16:15 ?519次閱讀

    電容是如何實(shí)現(xiàn)高頻噪聲抑制的?

    主題:求解電容的高頻秘訣:其工藝是如何實(shí)現(xiàn)極低ESL和高自諧振頻率的? 我們了解到超低ESR
    發(fā)表于 12-04 09:19

    不止于4!PCB 6板爆款重磅上線

    4之后,再看6上月,PCB推出了4板爆款,以“真香”價(jià)格引爆市場(chǎng)。今天,
    的頭像 發(fā)表于 11-12 07:33 ?412次閱讀
    不止于4<b class='flag-5'>層</b>!<b class='flag-5'>華</b>秋<b class='flag-5'>PCB</b> 6<b class='flag-5'>層</b>板爆款重磅上線

    PCB板降至 380元/㎡,并享多項(xiàng)免費(fèi)工藝升級(jí)

    PCB決定在之前降價(jià)10%(400元/㎡)的基礎(chǔ)上,優(yōu)化成本結(jié)構(gòu),進(jìn)行本輪再次讓利,將四板價(jià)格穩(wěn)固在380元/㎡,并為您帶來免阻抗費(fèi)、免油墨塞孔費(fèi)、免費(fèi)升級(jí)指定建滔KB板材等多項(xiàng)
    的頭像 發(fā)表于 11-06 07:35 ?331次閱讀
    <b class='flag-5'>華</b>秋<b class='flag-5'>PCB</b>四<b class='flag-5'>層</b>板降至 380元/㎡,并享多項(xiàng)免費(fèi)工藝升級(jí)

    秋DFM軟件丨操作教程——工具菜單-阻抗計(jì)算篇

    留言:“秋DFM能不能算阻抗?”“你們的阻抗工具支持多種模板嗎?” 別急,本期小編就和大家重點(diǎn)聊秋DFM的“
    發(fā)表于 08-27 19:13

    貼片電感代理-電感的實(shí)際應(yīng)用

    電感,作為種基于多層陶瓷或磁性材料制成的電感元件,以其小型化、高頻特性好、品質(zhì)因數(shù)高、散熱性能好及抗干擾能力強(qiáng)等優(yōu)勢(shì),在消費(fèi)電子、工業(yè)自動(dòng)化及汽車電子等領(lǐng)域得到了廣泛應(yīng)用。以下將詳細(xì)闡述
    的頭像 發(fā)表于 08-22 17:38 ?796次閱讀
    貼片電感代理-<b class='flag-5'>疊</b><b class='flag-5'>層</b>電感的實(shí)際應(yīng)用

    如何為EMC設(shè)計(jì)選擇PCB結(jié)構(gòu)

    在設(shè)計(jì)電磁兼容性(EMC)表現(xiàn)優(yōu)異的 PCB 時(shí),結(jié)構(gòu)的選擇是需要掌握的核心概念之。
    的頭像 發(fā)表于 07-15 10:25 ?6392次閱讀
    如何為EMC設(shè)計(jì)選擇<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)

    Allegro Skill工藝輔助之導(dǎo)入模板

    PCB設(shè)計(jì)中,導(dǎo)入模板能夠確保設(shè)計(jì)的標(biāo)準(zhǔn)化和規(guī)范化,避免因手動(dòng)設(shè)置參數(shù)而可能出現(xiàn)的錯(cuò)誤或不
    的頭像 發(fā)表于 07-10 17:10 ?3019次閱讀
    Allegro Skill工藝輔助之導(dǎo)入<b class='flag-5'>疊</b><b class='flag-5'>層</b>模板

    PCB設(shè)計(jì)避坑指南

    ?當(dāng)產(chǎn)品工作溫度升高時(shí),PCB是否出現(xiàn)意外故障?這些痛點(diǎn)很可能源自不合理的設(shè)計(jì)。當(dāng)我們面對(duì)越來越高速的電路設(shè)計(jì),合理的結(jié)構(gòu)已成為項(xiàng)目
    的頭像 發(fā)表于 06-25 07:36 ?2646次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)避坑指南

    PCB設(shè)計(jì)避坑指南

    阻抗公差控制在±10%。 2、鍵分析 自動(dòng)檢測(cè)設(shè)計(jì)隱患,排除生產(chǎn)難點(diǎn)和設(shè)計(jì)缺陷,警示影響價(jià)格因素。 3、驗(yàn)證 軟件能自動(dòng)匹配符合生產(chǎn)的
    發(fā)表于 06-24 20:09

    捷多邦專家解讀:如何選擇最優(yōu)PCB方案?

    PCB設(shè)計(jì)中,多層板的設(shè)計(jì)直接影響信號(hào)完整性、電源分配和EMC性能。合理的結(jié)構(gòu)不僅能提升電路板的可靠性,還能優(yōu)化生產(chǎn)成本。作為行業(yè)
    的頭像 發(fā)表于 05-11 10:58 ?671次閱讀

    從“設(shè)計(jì)到生產(chǎn)”的蛻變:秋DFM如何讓工程師們“輕松上陣”?

    ,不僅容易遺漏問題,還可能導(dǎo)致生產(chǎn)延誤。 因此,非常需要款強(qiáng)大的可制造性檢查工具:秋DFM軟件,不僅 覆蓋了超全的PCB設(shè)計(jì)規(guī)范 ,還擁有 解決生產(chǎn)隱患案例的豐富經(jīng)驗(yàn) ,直接從源頭解決PC
    發(fā)表于 04-16 15:57

    PCB設(shè)計(jì)整板銅說明

    PCB(印制電路板)設(shè)計(jì)中,整板銅是個(gè)需要仔細(xì)考慮的問題。銅,即在PCB的空白區(qū)域覆蓋銅膜,這
    的頭像 發(fā)表于 04-14 18:36 ?1409次閱讀

    LVDS連接器PCB設(shè)計(jì)與制造

    中因線寬或線距不合理導(dǎo)致的問題。 4、厚度 LVDS連接器的設(shè)計(jì)需考慮介質(zhì)厚度,以滿足阻抗要求。同時(shí),
    發(fā)表于 02-18 18:18