以科技之力，構筑人與自然和諧共生的綠色未來

作為全球領先的科技賦能者，新思科技一直以可持續(xù)發(fā)展為理念，推動全球核心議題的發(fā)展，努力讓地球變得更美好。新思科技深入理解ESG（環(huán)境、社會和治理）原則，并創(chuàng)新提出“智能未來”ESG戰(zhàn)略。同時，新思科技也注重人才培養(yǎng)，為綠色未來提供軟實力保障，持續(xù)為創(chuàng)造更加美好、綠色低碳的“芯”世界貢獻力量。

▲點擊圖片查看原文

互相成就+1！新思科技攜手AMD，在EPYC 9004上加速復雜芯片設計

新思科技和AMD的持續(xù)合作所帶來的性能增強對于半導體產品的設計、測試和制造帶來了重大意義。新思科技的數(shù)字設計和驗證流程能夠在AMD EPYC 9004處理器上實現(xiàn)優(yōu)化運行，使芯片開發(fā)者能夠利用開發(fā)資源以更高的能效完成更多工作。

▲點擊圖片查看原文

兩大IP擴大IP合作，新思科技攜手三星加速新興領域復雜SoC設計

新思科技與三星晶圓廠簽訂合作升級協(xié)議，共同開發(fā)廣泛IP組合以降低汽車、移動、高性能計算（HPC）和多裸晶芯片的設計風險并加速其流片成功。此外，新思科技還將針對三星SF5A和SF4A汽車工藝節(jié)點優(yōu)化IP，以滿足嚴格的一級或二級溫度要求和AEC-Q100可靠性要求，助力汽車芯片開發(fā)者減少設計工作并加快AEC-Q1100認證。

▲點擊圖片查看原文

設計更簡單，運行更穩(wěn)健，UCIe標準如何“拿捏”Multi-Die系統(tǒng)？

UCIe標準旨在推動Multi-Die系統(tǒng)中Die-to-Die連接的標準化并簡化不同供應商和不同工藝技術芯片之間的互操作性。芯片設計正在發(fā)生轉變，想要駕馭復雜的Multi-Die系統(tǒng)設計，遵守UCIe標準才是關鍵！

▲點擊圖片查看原文

Silicon Frontline加入新思科技，完善電氣布局驗證，構建系統(tǒng)級電氣分析平臺

新思科技收購Silicon Frontline Technology促進IC設計過程中關鍵的性能和可靠性挑戰(zhàn)問題的解決，并為各類電氣布局驗證需求提供端到端解決方案。此外，新思科技還獲得了多項核心技術，加速開發(fā)綜合的系統(tǒng)分析解決方案。

▲點擊圖片查看原文

NAND閃存加速度，推動Multi-Die驗證新范式

NAND設計IP仍然面臨更多挑戰(zhàn)，為了使驗證變得更加高效，新思科技的NAND閃存驗證IP提供了一套全面的協(xié)議、方法、驗證和效率功能，使開發(fā)者能夠加速實現(xiàn)驗證收斂。

▲點擊圖片查看原文

AI和數(shù)據(jù)中心：PCIe 6.0，你是懂加速的

隨著800G以太網(wǎng)、固態(tài)驅動器和AI加速器等對傳輸速度要求越來越高，PCIe 6.0開始受到廣泛應用。在高挑戰(zhàn)難度下，新思科技提供下一代PCIe完整解決方案，與客戶攜手合作解決各種復雜的場景，幫助開發(fā)者成功推出芯片。

▲點擊圖片查看原文

VC LP解決方案：左手極致低功耗，右手高效驗證左移

新思科技獨立于設計的VC LP UPF檢查器（VC UPF）來應對要設計出滿足所需功能、時序和功耗要求的低功耗SoC帶來的挑戰(zhàn)。此外，VC LP解決方案讓負責功耗設計意圖的開發(fā)者能夠在RTL就緒之前開始清理UPF文件中獨立于設計的問題。

▲點擊圖片查看原文

全芯片ESD工具為復雜SoC提供超強保護力！讓芯片不再被“電”

在我們的電子產品中，超過30%的半導體故障是由靜電放電（ESD）造成的。為了降低ESD的影響，半導體公司在芯片中集成了保護器件和電路。但隨著系統(tǒng)芯片（SoC）變得越來越復雜，半導體公司未來需要使用專門的ESD工具來全面分析所有的互連和元器件，同時進行整個芯片和封裝的瞬態(tài)仿真。

▲點擊圖片查看原文

碳基文明vs硅基文明：人腦相當于什么水平的CPU？

科學界對人腦奧秘的探索從不止步。為了模擬人腦神經(jīng)元及突觸機制，深度神經(jīng)網(wǎng)絡由此誕生。要想更好地適配神經(jīng)網(wǎng)絡任務，人們需要更好的硬件：神經(jīng)處理單元（NPU）。目前，新思科技正以成熟的NPU IP核與工具鏈，不斷加快下一代智能SoC上市時間，滿足日益增長的AI應用需求。

??

▲點擊圖片查看原文

航空SoC設計，如何“取經(jīng)”汽車行業(yè)？

航空航天是芯片最早最重要的應用領域，但汽車行業(yè)作為一個龐大的產業(yè)，在安全可靠的微電子設計創(chuàng)新方面投入了更多的資源和資金，于是航空航天界的開發(fā)者也開始越來越多地向汽車行業(yè)學習，通過借鑒汽車行業(yè)在可靠性和功能安全等方面的經(jīng)驗和技術，來提升自己的項目水平。

▲點擊圖片查看原文

芯片也能“開天眼”？新思科技攜手臺積公司實現(xiàn)SLM PVT監(jiān)控IP流片

開發(fā)復雜芯片時需要克服工藝、電壓和溫度（PVT）挑戰(zhàn)，尤其是在采用先進節(jié)點時。為了提高性能和可靠性，片內PVT監(jiān)控器已成為復雜芯片中必不可少的“耳目”。有了PVT監(jiān)控和全方位的SLM技術，芯片制造商得以優(yōu)化半導體生命周期的每個階段，并最終優(yōu)化芯片質量。

▲點擊圖片查看原文

算力需求再加碼，1.6T以太網(wǎng)助力數(shù)據(jù)中心突破提速瓶頸

我們的日常生活越來越依賴數(shù)據(jù)中心和其高速網(wǎng)絡。面臨1.6T以太網(wǎng)的挑戰(zhàn)，新思科技率先推出了224G以太網(wǎng)PHY IP應用，以滿足對高帶寬和低延遲的需求。這種經(jīng)過驗證的IP可確保優(yōu)秀的信號完整性，降低集成風險，并加快產品上市時間。

▲點擊圖片查看原文

IC驗證“向云端”：如何聯(lián)合臺積公司和微軟，節(jié)省65%用時，降低25%成本？

新思科技攜手臺積公司和微軟合作開展云端驗證，使用新思科技IC Validator物理驗證在Microsoft Azure云中對臺積公司N3E工藝執(zhí)行設計規(guī)則檢查（DRC）。云端IC驗證時間減少65%，成本降低25%。

▲點擊圖片查看原文

【了不起的芯片】3D封裝：我很能裝，只是有點難裝

芯片需要經(jīng)過封裝，才能有效防止灰塵、水分、射線等各種外在因素對芯片電路的損傷。然而，各個單一的工具只能解決設計3D集成（3DIC）的部分復雜挑戰(zhàn)，開發(fā)者難以得到每立方毫米PPA的最佳解決方案。新思科技3DIC Compiler通過一套完整的功耗和熱量分析能力實現(xiàn)早期分析，有助于開發(fā)者了解如何組合各種設計要素。

▲點擊圖片查看原文

? ? ? ? ?