chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在封裝設(shè)計(jì)中創(chuàng)建并使用非圓形過孔堆疊?

深圳(耀創(chuàng))電子科技有限公司 ? 2023-08-19 08:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

要設(shè)計(jì)出尺寸更小的電子器件,可以在多層基板或多層印刷電路板 (PCB) 中采用高密度設(shè)計(jì),增加每層的使用率。在多層封裝或多層電路板的設(shè)計(jì)和制造過程中,過孔的作用不可或缺。我們需要使用過孔或電鍍過孔來實(shí)現(xiàn)從一層到另一層的布線。雖然也可以使用通孔或盲孔,但這兩種孔占用了過多的空間,使得復(fù)雜和高密度電子器件難以布線。要解決這個(gè)問題,可以使用堆疊的過孔,即兩個(gè)或兩個(gè)以上的分層過孔彼此堆疊在一起。


在本文中,我們將借助 Allegro Package Designer Plus 工具,探討如何在高密度復(fù)雜的封裝設(shè)計(jì)中使用非圓形的堆疊過孔。

01

創(chuàng)建數(shù)據(jù)庫

要想創(chuàng)建非圓形的堆疊過孔,首先要?jiǎng)?chuàng)建一個(gè)數(shù)據(jù)庫。啟動(dòng) Allegro Package Designer Plus,使用 File – New 功能創(chuàng)建一個(gè)新的圖檔,然后保存。

6ed0b576-3e25-11ee-ad04-dac502259ad0.png

02

設(shè)置層面

在這一步中,使用 File – Import 菜單中的 Techfile 和 Parameter 選項(xiàng),導(dǎo)入層堆疊技術(shù)文件和參數(shù)文件。選擇 Setup – Cross-section,打開 Cross-section Editor 并查看分層的層面。

6eea1b56-3e25-11ee-ad04-dac502259ad0.png

03

設(shè)置圖檔屬性

選擇 Edit – Properties,在 Find 過濾器中將 Find By Name 字段設(shè)置為 Drawing。在 Edit Property 對話框中,將 Pad_Shape_Touch_Connections 屬性設(shè)置為 True,然后點(diǎn)擊 OK。

6f1856c4-3e25-11ee-ad04-dac502259ad0.png

注意:此時(shí),必須選擇 File – Save 保存設(shè)計(jì)。

04

創(chuàng)建形狀符號(hào)

在 Allegro Package Designer Plus 中可以輕松創(chuàng)建新的形狀。為此,只需選擇 File – New,指定圖紙的名稱,選擇 Shape Symbol,然后點(diǎn)擊 OK。

6f4889a2-3e25-11ee-ad04-dac502259ad0.png

放大顯示中心位置。選擇 Add – Frectangle,在畫面上繪制一個(gè)實(shí)心矩形,設(shè)置 TOP 和 BOTTOM 間距坐標(biāo)。保存該符號(hào)。在 Project Directory 字段中顯示的位置會(huì)創(chuàng)建一個(gè)新的 .dra 文件。

6f6c392e-3e25-11ee-ad04-dac502259ad0.png

05

修改焊盤

創(chuàng)建非圓形堆疊過孔的主要步驟是編輯焊盤,操作起來很簡單。打開 .sip 文件,選擇 Tools – Padstack – Modify Design Padstack。從 Options 選項(xiàng)卡中選擇形狀,然后點(diǎn)擊 Edit。Padstack Editor 隨即打開。在 Start 選項(xiàng)卡中選擇 BBVia,然后以不同的名稱保存該焊盤。

6f92d28c-3e25-11ee-ad04-dac502259ad0.png

在 Design Layers 選項(xiàng)卡下,在 Regular Pad 欄中更改各層的定義,如下圖所示,然后保存焊盤。

6fc5b99a-3e25-11ee-ad04-dac502259ad0.png

06

擺放過孔

使用非圓形堆疊過孔的最后一步是在封裝層中擺放和旋轉(zhuǎn)過孔。

6fed03d8-3e25-11ee-ad04-dac502259ad0.png

結(jié)論

Allegro Package Designer Plus 提供了一套全面的功能,可以輕松完成高密度復(fù)雜的封裝設(shè)計(jì)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4391

    文章

    23731

    瀏覽量

    420499
  • 電路板
    +關(guān)注

    關(guān)注

    140

    文章

    5249

    瀏覽量

    106385
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    9130

    瀏覽量

    147841
  • 電子器件
    +關(guān)注

    關(guān)注

    2

    文章

    615

    瀏覽量

    33238
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    真空共晶爐/真空焊接爐——堆疊封裝

    大家好久不見!今天我們來聊聊堆疊封裝。隨著信息數(shù)據(jù)大爆發(fā)時(shí)代的來臨,市場對于存儲(chǔ)器的需求也水漲船高,同時(shí)對于使用多芯片的堆疊技術(shù)來實(shí)現(xiàn)同尺寸器件的高存儲(chǔ)密度的需求也日益增長。那么,什
    的頭像 發(fā)表于 10-27 16:40 ?245次閱讀
    真空共晶爐/真空焊接爐——<b class='flag-5'>堆疊</b><b class='flag-5'>封裝</b>

    HBM技術(shù)在CowoS封裝的應(yīng)用

    HBM通過使用3D堆疊技術(shù),將多個(gè)DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)芯片堆疊在一起,通過硅通孔(TSV,Through-Silicon Via)進(jìn)行連接,從而實(shí)現(xiàn)高帶寬和低功耗的特點(diǎn)。HBM的應(yīng)用
    的頭像 發(fā)表于 09-22 10:47 ?1330次閱讀

    PCB設(shè)計(jì)過孔為什么要錯(cuò)開焊盤位置?

    在PCB設(shè)計(jì),過孔(Via)錯(cuò)開焊盤位置(即避免過孔直接放置在焊盤上)是出于電氣性能、工藝可靠性及信號(hào)完整性的綜合考量,具體原因如下: 1. 防止焊料流失,確保焊接質(zhì)量 焊盤作用 :焊盤是元件引腳
    的頭像 發(fā)表于 07-08 15:16 ?674次閱讀

    過孔處理:SMT訂單的隱形裁判

    下方(盤孔),極大提升焊接良率。 SMT陰影: 工藝復(fù)雜,樹脂填充質(zhì)量至關(guān)重要。 5、過孔塞銅漿:大電流的橋梁 特點(diǎn): 孔內(nèi)填充導(dǎo)電銅漿研磨鍍平(直徑:0.15-0.55mm)。 優(yōu)勢: 顯著提升
    發(fā)表于 06-18 15:55

    過孔處理:SMT訂單的隱形裁判

    在PCB的微觀世界里,過孔如同連接電路層級(jí)的“垂直通道”,是電子信號(hào)穿梭在不同樓層的必經(jīng)之路。通孔、盲孔、埋孔——這些看似微小的結(jié)構(gòu),卻在SMT(表面貼裝技術(shù))貼裝環(huán)節(jié)扮演著至關(guān)重要的角色。一個(gè)
    的頭像 發(fā)表于 06-18 07:34 ?686次閱讀
    <b class='flag-5'>過孔</b>處理:SMT訂單<b class='flag-5'>中</b>的隱形裁判

    芯片晶圓堆疊過程的邊緣缺陷修整

    使用直接晶圓到晶圓鍵合來垂直堆疊芯片,可以將信號(hào)延遲降到可忽略的水平,從而實(shí)現(xiàn)更小、更薄的封裝,同時(shí)有助于提高內(nèi)存/處理器的速度降低功耗。目前,晶圓堆疊和芯片到晶圓混合鍵合的實(shí)施競爭
    的頭像 發(fā)表于 05-22 11:24 ?1296次閱讀
    芯片晶圓<b class='flag-5'>堆疊</b>過程<b class='flag-5'>中</b>的邊緣缺陷修整

    MUN12AD03-SEC的封裝設(shè)計(jì)對散熱有何影響?

    MUN12AD03-SEC是一款隔離DC-DC轉(zhuǎn)換器,適配多種需要穩(wěn)定、高效電源供應(yīng)的電子系統(tǒng)。MUN12AD03-SEC的封裝設(shè)計(jì)在提高散熱效率、降低模塊溫度、提高模塊可靠性和性能方面起著
    發(fā)表于 05-19 10:02

    高速電路過孔效應(yīng)與設(shè)計(jì)

    隨著電子設(shè)計(jì)向更高速度發(fā)展,過孔在PCB設(shè)計(jì)的重要性日益凸顯。在低頻應(yīng)用過孔對信號(hào)傳輸?shù)挠绊懣梢院雎圆挥?jì),但當(dāng)時(shí)鐘頻率提高、信號(hào)上升時(shí)間縮短時(shí),
    的頭像 發(fā)表于 04-25 19:28 ?746次閱讀
    高速電路<b class='flag-5'>中</b>的<b class='flag-5'>過孔</b>效應(yīng)與設(shè)計(jì)

    整流橋關(guān)鍵參數(shù)與封裝設(shè)計(jì)的關(guān)聯(lián)都有哪些?

    整流橋作為交直流轉(zhuǎn)換的核心器件,其性能表現(xiàn)與封裝方案緊密相關(guān)。電流承載能力、耐壓等級(jí)、熱管理效率等參數(shù)共同決定了封裝形態(tài)的選擇策略。本文將從工程應(yīng)用角度解析參數(shù)特性對封裝設(shè)計(jì)的影響機(jī)制。
    的頭像 發(fā)表于 04-18 16:58 ?682次閱讀
    整流橋關(guān)鍵參數(shù)與<b class='flag-5'>封裝設(shè)</b>計(jì)的關(guān)聯(lián)都有哪些?

    Allegro Skill封裝功能之創(chuàng)建圓形flash介紹

    盤。此外,由于部分焊盤為橢圓形設(shè)計(jì),因此對應(yīng)的Flash焊盤也需制作成橢圓形。借助Fanyskill工具,可以大幅簡化橢圓形Flash焊盤的制作流程,顯著提高效率降低出錯(cuò)率。
    的頭像 發(fā)表于 04-15 16:17 ?1345次閱讀
    Allegro Skill<b class='flag-5'>封裝</b>功能之<b class='flag-5'>創(chuàng)建</b>橢<b class='flag-5'>圓形</b>flash介紹

    封裝設(shè)計(jì)圖紙的基本概念和類型

    封裝設(shè)計(jì)圖紙是集成電路封裝過程中用于傳達(dá)封裝結(jié)構(gòu)、尺寸、布局、焊盤、走線等信息的重要文件。它是封裝設(shè)計(jì)的具體表現(xiàn),是從設(shè)計(jì)到制造過程不可缺
    的頭像 發(fā)表于 03-20 14:10 ?1055次閱讀

    如何通俗理解芯片封裝設(shè)計(jì)

    封裝設(shè)計(jì)是集成電路(IC)生產(chǎn)過程至關(guān)重要的一環(huán),它決定了芯片的功能性、可靠性和制造工藝。1.封裝設(shè)計(jì)的總體目標(biāo)封裝設(shè)計(jì)的主要目標(biāo)是為芯片提供機(jī)械保護(hù)、電氣連接以及熱管理等功能,確保
    的頭像 發(fā)表于 03-14 10:07 ?1818次閱讀
    如何通俗理解芯片<b class='flag-5'>封裝設(shè)</b>計(jì)

    深度解讀芯片封裝設(shè)計(jì)

    封裝設(shè)計(jì)是集成電路(IC)生產(chǎn)過程至關(guān)重要的一環(huán),它決定了芯片的功能性、可靠性和制造工藝。
    的頭像 發(fā)表于 03-06 09:21 ?1173次閱讀
    深度解讀芯片<b class='flag-5'>封裝設(shè)</b>計(jì)

    集成電路封裝設(shè)計(jì)為什么需要Design Rule

    封裝設(shè)計(jì)Design Rule 是在集成電路封裝設(shè)計(jì),為了保證電氣、機(jī)械、熱管理等各方面性能而制定的一系列“約束條件”和“設(shè)計(jì)準(zhǔn)則”。這些準(zhǔn)則會(huì)指導(dǎo)工程師在基板走線、焊盤布置、堆疊
    的頭像 發(fā)表于 03-04 09:45 ?849次閱讀

    芯片3D堆疊封裝:開啟高性能封裝新時(shí)代!

    在半導(dǎo)體行業(yè)的快速發(fā)展歷程,芯片封裝技術(shù)始終扮演著至關(guān)重要的角色。隨著集成電路設(shè)計(jì)復(fù)雜度的不斷提升和終端應(yīng)用對性能、功耗、尺寸等多方面要求的日益嚴(yán)苛,傳統(tǒng)的2D封裝技術(shù)已經(jīng)難以滿足市場的需求。在此背景下,芯片3D
    的頭像 發(fā)表于 02-11 10:53 ?2438次閱讀
    芯片3D<b class='flag-5'>堆疊</b><b class='flag-5'>封裝</b>:開啟高性能<b class='flag-5'>封裝</b>新時(shí)代!