chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

使用增量綜合節(jié)省編譯時間

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 2023-09-08 11:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

增量綜合流程:

增量綜合的工作方式與增量實現(xiàn)流程相似,但僅適用于綜合階段,并且不會對緊隨其后的實現(xiàn)階段給予引導。

此流程需獨立的綜合參考文件(綜合后 DCP),因此您需完成初始綜合運行以獲取首個綜合后 DCP 文件。增量運行會復用設計中未更改的部分,并且僅對已更改的部分進行重新綜合。復用的各部分會在分區(qū)級別予以保留。

以下圖表顯示了含腳本的非工程流程:

9293ed86-4d6e-11ee-a25d-92fbcf53809c.png

圖:增量流程圖表

在 GUI 中支持通過以下兩種方法來指定參考檢查點:

使用自動增量參考檢查點(當前僅在 GUI 中受支持)

使用用戶指定的參考檢查點

要在工程模式下啟用自動模式,請打開綜合設置,并選中“Automatically use the checkpoint from the previous run”(自動使用上一輪運行的檢查點)選項。

在此模式下,綜合運行將把最近的綜合后網(wǎng)表自動復制到工程目錄本地的 /project.srcs/utils_1/import/design 區(qū)域內(nèi)。

完成整個流程后,新布線的檢查點即可立即用作為下一輪運行的參考檢查點,并在運行復位時進行更新。 如不勾選自動模式,也可輸入用戶指定的 DCP 作為參考檢查點,以便引導后續(xù)輪次的運行。

92c9defa-4d6e-11ee-a25d-92fbcf53809c.png

圖:設計運行設置

何時采用此流程:

當設計所含實例數(shù)量超過 50K 時,始終建議啟用此流程。如果設計太小,由于改善的空間不夠大,將忽略增量模式,設計將以正常流程運行。

當綜合運行超過 20 分鐘時,采用增量綜合流程前后的運行時間平均比值為 2.06,改善顯而易見。下圖顯示了 26 個大型設計的加速趨勢,在對設計進行有限的更改時,可節(jié)省大量編譯時間(低至更改前的四分之一)。

下表所示每項設計所耗用的時間也證明,小幅更改設計的前提下,參考運行時間越長,通過增量運行節(jié)省的時間就越多。因此,大型設計利用該流程獲益頗豐。

建議您始終為大型設計啟用自動模式來運行增量綜合。但要立即使用增量綜合,必須向參考檢查點寫入綜合數(shù)據(jù)。為此,可使用 write_checkpoint -incremental_synth 開關。

92f6cd8e-4d6e-11ee-a25d-92fbcf53809c.png93099806-4d6e-11ee-a25d-92fbcf53809c.png

圖:部分設計示例中的編譯時間節(jié)省效果

此處隨附的 getSynStepsRunTime.sh 腳本(請點擊閱讀原文查看)可用于為 synth_design 的每個階段生成時間剖析表。

要運行該腳本,您可按如下示例所示使用此命令并為初始運行和增量運行生成表格?!?a target="_blank">actual”(實際)列和“phase”(階段)列中羅列了用于每個階段的時間和累計時間。

getSynStepsRunTime.sh ./vivado.log

9328bb5a-4d6e-11ee-a25d-92fbcf53809c.png

增量綜合運行期間,下列步驟的編譯時間都比參考運行更短:“RTL Optimization”(RTL 最優(yōu)化)、“Area Optimization”(面積最優(yōu)化)、“Timing Optimization”(時序最優(yōu)化)和“Technology Mapping”(技術映射)。

下表顯示了用戶設計示例。請注意參考運行與增量運行中每個綜合階段所耗費的時間。由于這些階段占用了大部分的參考編譯時間,因此對總體運行時間影響尤為顯著。

9352e5a6-4d6e-11ee-a25d-92fbcf53809c.png

增量綜合期間,“RTL Elaboration”(RTL 細化)、“Constraint Validation”(約束確認)、“Applying XDC Timing Constraints”(應用 XDC 時序約束)、“I/O Insertion”(I/O 插入)、“Global Opt”(全局最優(yōu)化)、“Netlist Generation”(網(wǎng)表生成)等其他階段以及其余用于拼接的階段在時間上所呈現(xiàn)的改善較少。

注釋:非關聯(lián)流程 (out-of-context) 另有所用,它能讓子模塊像各 IP 一樣來運作,因此需要更多手動干預,如創(chuàng)建模塊封裝文件和限定約束作用域。它也有助于改善編譯時間,如果您有靜態(tài)且無需更改的大型模塊,那么此流程能節(jié)省該模塊的最優(yōu)化時間。

可能影響增量綜合的因素:

采用此流程前,以下操作有助于您充分發(fā)揮增量流程的優(yōu)勢:

選擇正確的檢查點。您需確保參考檢查點與受引導的設計處于同一器件內(nèi),綜合時采用的 Vivado 版本與當前運行采用的版本相同。不支持由不同版本生成的 DCP。最重要的是,參考 DCP 須在運行同一綜合期間生成,并在 write_checkpoint 期間使用 -incremental_synth 開關來創(chuàng)建。

synth_design 設置應始終保持不變,時序約束應始終保持一致。

對受該流程影響的對象數(shù)量和跨邊界最優(yōu)化的數(shù)量加以限制,確保設計收斂的一致性和時序收斂。設計邏輯更改過多 (>50%) 可能導致更多模塊受到影響并且需要重新綜合,由此導致增加編譯時間或者引導的結果欠佳。

另外,如果少量設計更改引入了參考設計中不存在的新時序問題,則可能需要增加工作量和運行時間,而且設計可能不滿足時序。下圖顯示了 M1 模塊和 M3 模塊間路徑因跨邊界最優(yōu)化而發(fā)生改變時,這兩個模塊進行重新綜合的方式。

盡可能將更改局限在單一模塊中,否則任何發(fā)生更改或消隱的分區(qū)都需重新綜合。另外,為了防止發(fā)生跨邊界最優(yōu)化,您可在層級模塊名稱上使用 PRESERVE_BOUNDARY 屬性,前提是您已寄存輸入/輸出模塊端口。例如:set_property BLOCK_SYNTH.PRESERVE_BOUNDARY 1 [get_cells [list {M1 M3}]]

9369ec74-4d6e-11ee-a25d-92fbcf53809c.png

圖:利用跨模塊最優(yōu)化情況下的綜合參考運行對比增量運行

如果在設計中多次例化某個設計模塊,那么該模塊中的任何小幅更改都會對模塊的例化次數(shù)產(chǎn)生巨大影響。在此情況下,就需要考量設計更改的總量。

就通過增量綜合可減少編譯時間的效果而言,大型設始終計比小型設計獲益更多。

生成增量編譯時間節(jié)省報告:

綜合運行 log 日志中包含網(wǎng)表復用百分比的詳細信息。

在此示例中,僅對一個小型實例進行了修改,如果更改發(fā)生在某個子模塊內(nèi),那么該表中也將列出該模塊的名稱。

938ea0fa-4d6e-11ee-a25d-92fbcf53809c.png

總結:

我們通過采用增量綜合流程可以快速完成綜合運行的迭代。該流程設置方便,并且對于設計一致性和編譯時間節(jié)省都大有益處。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • DCP
    DCP
    +關注

    關注

    0

    文章

    30

    瀏覽量

    17865
  • 編譯
    +關注

    關注

    0

    文章

    694

    瀏覽量

    35165
  • GUI
    GUI
    +關注

    關注

    3

    文章

    697

    瀏覽量

    43473
  • 腳本
    +關注

    關注

    1

    文章

    409

    瀏覽量

    29196

原文標題:開發(fā)者分享|節(jié)省編譯時間系列-使用增量綜合

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    淺析可提升Vivado編譯效率的增量編譯方法

    增量編譯:使用增量編譯滿足最后時刻 HDL 變動需求,僅針對已變動邏輯進行布局布線,從而可節(jié)省時間
    的頭像 發(fā)表于 12-13 10:14 ?6754次閱讀

    fpga編譯綜合時間過長?

    朋友們,xinlinx有沒有增量編譯的技術,最近做個工程占用了快80%,用了比較多的ip核,每次改一個參數(shù)就要重新綜合半天,這樣調試效率實在太低,我用的是ise13.2,和工具有關系么?
    發(fā)表于 06-14 22:43

    誰能縮短大容量FPGA的編譯時間?增量編譯QIC!

    增量編譯(Incremental Compilation)是ALTERA為解決大容量FPGA設計編譯時間太長的問題給出的一個新式工具!在本文中我們將闡述QIC在縮短
    發(fā)表于 12-25 11:26 ?8935次閱讀

    Vivado中的Incremental Compile增量編譯技術詳解

    Incremental Compile增量編譯是Vivado提供的一項高階功能。目的旨在當設計微小的改變時,重用綜合和布局布線的結果,縮短編譯時間
    的頭像 發(fā)表于 07-05 06:06 ?1.2w次閱讀

    如何節(jié)省FPGA編譯時間?

    FPGA到最后自然是規(guī)模越來越大,編譯時間越來越長。解決問題的方法通常來說應該從工具和設計入手。
    的頭像 發(fā)表于 08-04 09:16 ?7336次閱讀

    Vivado Design Suite 2015.3新增量編譯功能介紹

    了解Vivado實現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動增量編譯流程。
    的頭像 發(fā)表于 11-20 06:56 ?3389次閱讀

    引入增量編譯流程進行調試的好處與步驟

    了解使用Vivado 2016.1中引入的增量編譯流程進行調試的好處,以及在使用增量編譯實現(xiàn)時添加/刪除/修改ILA內(nèi)核所需的步驟。
    的頭像 發(fā)表于 11-30 06:19 ?3563次閱讀
    引入<b class='flag-5'>增量</b><b class='flag-5'>編譯</b>流程進行調試的好處與步驟

    Vivado 2015.3中的新增量編譯功能介紹

    了解Vivado實現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動增量編譯流程。
    的頭像 發(fā)表于 11-29 06:32 ?4305次閱讀

    Vivado 2015.3的新增量編譯功能

    了解Vivado實現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動增量編譯流程。
    的頭像 發(fā)表于 11-30 19:24 ?5118次閱讀

    講述增量編譯方法,提高Vivado編譯效率

    當RTL代碼修改較少時,使用增量編譯功能可以提高工程的編譯速度,Incremental Compile增量編譯是Vivado提供的一項高階功
    的頭像 發(fā)表于 01-22 17:27 ?1.1w次閱讀
    講述<b class='flag-5'>增量</b><b class='flag-5'>編譯</b>方法,提高Vivado<b class='flag-5'>編譯</b>效率

    Vivado綜合引擎的增量綜合流程

    從 Vivado 2019.1 版本開始,Vivado 綜合引擎就已經(jīng)可以支持增量流程了。這使用戶能夠在設計變化較小時減少總的綜合運行時間。
    發(fā)表于 07-21 11:02 ?2185次閱讀

    Vivadoz中增量編譯與設計鎖定

    關于增量編譯所謂增量實現(xiàn),更嚴格地講是增量布局和增量布線。它是在設計改動較小的情形下參考原始設計的布局、布線結果,將其中未改動的模塊、引腳和
    發(fā)表于 12-20 19:11 ?6次下載
    Vivadoz中<b class='flag-5'>增量</b><b class='flag-5'>編譯</b>與設計鎖定

    節(jié)省編譯時間系列-使用增量實現(xiàn)

    增量實現(xiàn)自從首次獲得支持以來,不斷升級演變,在此過程中已添加了多項針對性能和編譯時間的增強功能。
    的頭像 發(fā)表于 09-01 09:36 ?1313次閱讀
    <b class='flag-5'>節(jié)省</b><b class='flag-5'>編譯</b><b class='flag-5'>時間</b>系列-使用<b class='flag-5'>增量</b>實現(xiàn)

    Xilinx Vivado使用增量實現(xiàn)

    增量實現(xiàn)自從首次獲得支持以來,不斷升級演變,在此過程中已添加了多項針對性能和編譯時間的增強功能。它解決了實現(xiàn)階段針對快速迭代的需求,顯著節(jié)省編譯
    的頭像 發(fā)表于 09-04 10:07 ?1921次閱讀
    Xilinx Vivado使用<b class='flag-5'>增量</b>實現(xiàn)

    Vivado那些事兒:節(jié)省編譯時間系列文章

    雖然想必您知道,在綜合或實現(xiàn)階段,增量運行可以從參考文件中讀取和復制信息,但僅在某些階段中能節(jié)省時間,如果網(wǎng)表發(fā)生大量更改,其中引用的內(nèi)容就會減少,編譯
    的頭像 發(fā)表于 10-09 16:48 ?4333次閱讀
    Vivado那些事兒:<b class='flag-5'>節(jié)省</b><b class='flag-5'>編譯</b><b class='flag-5'>時間</b>系列文章