
- 它們在輸出信號上顯示為噪聲(包括時序噪聲和信號電平噪聲),可能導致邏輯電平的誤讀
- 它們產(chǎn)生的輻射EMI可以從電路板上測量,通常是從邊緣測量
|
元素 |
對電源完整性的影響 |
|
電源和接地層對 |
|
|
離散電容器 |
|
|
電容器封裝和過孔電感 |
|
|
嵌入式電容 |
|
|
封裝寄生效應 |
|
總的來說,這些元素將決定PDN的阻抗頻譜。PDN的各種貢獻因素如下圖所示,這些貢獻大致按頻率范圍劃定。此處顯示的阻抗譜由大量電容器構成,這是以快速邊沿速率運行的、具有高I/O計數(shù)的數(shù)字處理器的典型特征。

PDN拓撲
所有為高級處理器供電的PDN都是多端口網(wǎng)絡。它們需要多重穩(wěn)定電壓,從高值到低邏輯電平。在高引腳數(shù)處理器上,電壓從較高邏輯電平(5V0或3V3)下降到低至0V8是很常見的。
定義高級處理器PDN的電源樹如下所示。該示例旨在說明如何構建不同的電源軌,這些軌道來自為整個系統(tǒng)供電的主電源或穩(wěn)壓器。
處理器的PDN拓撲示例需要四個電壓逐漸降低的不同電源軌

- 在中檔頻率下提供更高的電容,從而降低阻抗(高達1 GHz)
- 將與電源/接地層對相關的PDN諧振移至較低頻率
- 抑制與電源/接地層對相關的GHz范圍內(nèi)的PDN諧振峰值
- 將與平面電容相關的PDN阻抗谷值(從0.1到1 GHz)移至較低頻率

-
pcb
+關注
關注
4400文章
23827瀏覽量
422574
原文標題:PCB電源完整性完整指南:從電路板到封裝
文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
SI合集002|信號完整性測量應用簡介,快速掌握關鍵點
高頻PCB布線“避坑指南”:4大核心技巧讓信號完整性提升90%
信號完整性(SI)/ 電源完整性(PI)工程師的核心技能樹體系
了解信號完整性的基本原理
Samtec虎家大咖說 | 淺談信號完整性以及電源完整性
電源完整性基礎知識
各種常用電路模塊設計原則:電源完整性
受控阻抗布線技術確保信號完整性
信號完整性測試基礎知識
使用羅德與施瓦茨RTE1104示波器進行電源完整性測試
電源完整性分析及其應用
技術資訊 | 信號完整性測試基礎知識
PCB電源完整性完整指南:從電路板到封裝
評論