soc v3.0項(xiàng)目介紹

模塊升級(jí)

SOC V3.0在2.0項(xiàng)目的基礎(chǔ)上增加了Jtag、iCache、CNN和PWM模塊。

所以3.0版本總共含有QSPI、I2C、UART、PMUX、ISP、DMA、JTAG、ICACHE、CNN、PWM和RISCV等11個(gè)模塊，涵蓋了協(xié)議類(lèi)、算法類(lèi)、存儲(chǔ)類(lèi)和AI 相關(guān)的各個(gè)IP，滿足了大部分IC設(shè)計(jì)、驗(yàn)證工程師的實(shí)踐需求。

研發(fā)工具升級(jí)

在環(huán)境上，我們研發(fā)了yrun 回歸/仿真輔助工具，yrun支持以下的功能：

簡(jiǎn)潔的test 添加機(jī)制；

simulation和compile 分開(kāi)管理；

支持只編譯模式；

支持只simulation模式；

支持特定的 test list的 regression；

支持同時(shí)跑不同的regression；

支持 simulation 進(jìn)行時(shí)在終端上打印log；

支持simulation 在后臺(tái)運(yùn)行；

支持特定 test list 中 特定test的 simulation；

支持 fail test的rerun機(jī)制；

支持中間查看特定regression的運(yùn)行狀態(tài)；

支持將regression的結(jié)果通過(guò)mail的方式發(fā)給指定的用戶；

支持將regression的fail test的error 顯示在regression的結(jié)果中；

支持用戶定義FPGA simulation，Gate lever simulation，UPF simulation等。

完善前端研發(fā)流程

我們?cè)谠械幕A(chǔ)上增加了Lint檢查，綜合和Formal檢查的腳本。

綜合采用130 nm的工藝。

驗(yàn)證環(huán)境升級(jí)

增加CNN驗(yàn)證環(huán)境，使用DPI進(jìn)行驗(yàn)證：

增加SOC UVM驗(yàn)證環(huán)境，使得SOC既支持使用C code 進(jìn)行驗(yàn)證，又可以使用UVM進(jìn)行驗(yàn)證。

基于AI的驗(yàn)證

在SOC V3.0中，我們集成了使用chatgpt 檢查代碼，提取驗(yàn)證計(jì)劃，以及產(chǎn)生簡(jiǎn)單的test的功能。

提取驗(yàn)證計(jì)劃:

生成簡(jiǎn)單的test:

除上述之外，我們還在SOC V3.0中集成了SOC V1.1的改動(dòng):

1. 補(bǔ)全了I2C_DEV 和UART_DEV；

2. 實(shí)現(xiàn)C代碼中字符串打??；

3. 完善的QSPI驗(yàn)證計(jì)劃，驗(yàn)證用例和coverage數(shù)據(jù)；

4. 提供了QSPI 和CNN的問(wèn)題代碼，供大家自己debug使用。

編輯：黃飛