LVPECL電平是常用的一種邏輯電平，大部分資料對該電平的描述為：由ECL電平發(fā)展而來，但是對其邏輯電平門限的確定、為什么要加一個偏置電平以及LVPECL電平與ECL電平在電路結(jié)構(gòu)上的差異鮮有論述。因此，對在學(xué)習(xí)該電平中遇到的困惑整理如下：

1.ECL電路的基本原理

圖1 ECL電路

ECL電路如圖1所示，其分為輸入級、中間級和輸出級三部分。輸入級由T1、T2、T3三管構(gòu)成，當A、B有一個為1時，T1和T2至少有一個管開通，VE電位將被抬高，導(dǎo)致T3截止；當A、B都為0時，T3則會開通。輸出級由T5、T6組成的射隨器構(gòu)成，當T1、T2至少有一個開通時，T5的截止，輸出為0，而此時T6導(dǎo)通輸出為1。即T5輸出 ~(A+B)，而T6輸出A+B。中間級的作用為給T3提供合適的偏置電壓VBB，Re2有抑制溫漂的作用。

2.ECL電路為什么不直接輸出，需要經(jīng)過射隨器輸出？

考慮直接輸出的情況，輸出高電平為：

輸出低電平為：

當ECL電平直接耦合時，設(shè)VOH直接接到T1管，則T1管的基極電位為0（邏輯1），集電極電位電位小于0（因為有Rc1的壓降），集電結(jié)正偏，T1管將進入飽和區(qū)。ECL為獲得較高的開關(guān)速度，設(shè)計時需要保證三極管不飽和，因此需要經(jīng)過射隨器輸出，降低其輸出高電平，同時，經(jīng)過射隨器輸出，其輸出阻抗變小，驅(qū)動能力也會變強。

3.邏輯電平門限的確定

ECL電平的邏輯電平門限是沒有標準來限定的，其門限的大小需要滿足各廠家提供數(shù)據(jù)手冊。但是，根據(jù)電路結(jié)構(gòu)分析，各電平門限以及擺幅大小也有一定的限制的條件，分析如下：

由電路結(jié)構(gòu)可知：

由于三極管不能進入飽和區(qū)，因此需要滿足：

因此，擺幅滿足：

對邏輯高電平：

為保證T1、T2導(dǎo)通時，T3截止，有:

對邏輯低電平，為保證T1、T2截止時，T3導(dǎo)通，有：

由擺幅要求：

4.PECL與ECL電路的差異

圖2 PECL電路

大多數(shù)資料對PECL電路的描述為：把ECL電路的高電平變成正電平，即得到PECL電路。但是，其給出的電路圖與ECL電路卻大相徑庭。中間級去哪了？為什么直接使用差分輸入？輸出為什么要接到到VCC-2V，一概沒有交代，看得人一頭霧水，現(xiàn)整理如下。

首先PECL為差分輸入，ECL雖然也有兩個輸入，但其輸入其實相當于取或，和單端輸入單端效果是一樣的。在有關(guān)資料里，描述為“原理與單端輸入，雙端輸出的差分放大電路類似”。因此輸入端的差異我個人判斷是ECL/PECL的應(yīng)用場景不同導(dǎo)致的，ECL用于單端轉(zhuǎn)差分或者需要同時獲得其輸出的反信號的場合，PECL則為差分輸入、差分輸出的場景（未做具體考證）。由于輸入級的差異，PECL自然不需要中間級提供偏置電壓了。

5.為什么PECL的輸出需要通過50R電阻接到VCC-2V？

PECL的輸出高電平為VOH=2.4V，輸出低電平VOL=1.6V，為達到這個電平門限要求，需要給輸出電平提供一個2V（VCC-1.3）作用的共模電壓（輸出高低電平的中間，使得獲得的動態(tài)電平范圍最大）。為滿足此要求，一般在輸入端會加一個VCC-1.3V的直流偏置，提供共模電壓，以圖2電路為例，當T1端輸入為高，為使得T1不進入飽和區(qū)，則T1的集電極電壓最小為VCC-1.3V，如此，為了使輸出的三極管不進入截止區(qū)，則其偏置電壓不應(yīng)大于VCC-2V，同時為了避免功耗過大，終端的偏置電壓不應(yīng)取太小，故取VCC-2V。50R的電阻則是用于阻抗匹配，避免產(chǎn)生反射。