一個(gè)版圖設(shè)計(jì)好以后，產(chǎn)生的錯(cuò)誤可能是多連了一根鋁線造成的Short，或者是少連了幾根鋁線造成的Open，這樣的低級(jí)錯(cuò)誤對(duì)芯片來(lái)說(shuō)都是致命的，因此編輯好的版圖要通過(guò)LVS(Layout Versus Schematic)與原理圖進(jìn)行核對(duì)驗(yàn)證。然后再進(jìn)行常規(guī)的DRC（Design Rule Check）。

Vertuoso的版圖需要通過(guò)Mentor公司的Calibre來(lái)進(jìn)行LVS驗(yàn)證和DRC檢查（是不是很奇妙？用Cadence公司軟件設(shè)計(jì)的版圖，卻需要通過(guò)Mentor公司的工具來(lái)進(jìn)行驗(yàn)證，原因我也想不通，那就別想了，往下繼續(xù)看吧！）,幸運(yùn)的是Calibre已經(jīng)被集成到Vertuoso軟件中了，我們不需要再打開(kāi)另外一個(gè)軟件界面來(lái)操作了。

下面就按照反相器來(lái)說(shuō)明下LVS驗(yàn)證和DRC檢查：

1.打開(kāi)反相器的PCB，選擇Calibre>Run nmLVS...,如下圖；

2.然后彈出一個(gè)LVS,看到內(nèi)部還嵌入了一個(gè) Load Runset File文件的對(duì)話框，這個(gè)是讓我們選擇保存好的runset文件的，因?yàn)橐獜?開(kāi)始，就點(diǎn)擊"cancel”；

3、點(diǎn)擊左側(cè)的Rule標(biāo)簽，在LVS Rule File中選擇PDK文件包下的HLMC_cl065lp_al_v1p6.lvs文件，如下圖所示；

4、在project下新建一個(gè)lvs的文件夾（Linix如何新建文件夾，是linix的操作，不屬于本章內(nèi)容，大家可以自行找資料腦補(bǔ)下），然后LVS Run Dire-

ctory的路徑選擇到該lvs文件內(nèi)，保留LVS驗(yàn)證時(shí)報(bào)錯(cuò)的信息；

5、點(diǎn)擊左側(cè)Input的標(biāo)簽，選中右側(cè)下的Netlist標(biāo)簽，可以看到Spice Files有一個(gè)默認(rèn)的inv.calibre文件，這個(gè)是反相器的Netlist文件，需要添加下其他規(guī)則文件，同時(shí)選中“Export from layout viewer”(第一次一般顏色不會(huì)變紅色，需要空運(yùn)行下LVS后，才能變紅）；

點(diǎn)擊Spice Files右側(cè)按鈕，選擇PDK文件包內(nèi)的empty.cdl文件后，點(diǎn)擊“添加”和“OK”；

6、在出現(xiàn)的對(duì)話框中，選擇“Add at end”

7、可以看到empty.cdl已經(jīng)被load進(jìn)Spice Files內(nèi)了；

8.然后就可以點(diǎn)擊左側(cè)的Run LVS標(biāo)簽，進(jìn)行LVS驗(yàn)證了，可能會(huì)出現(xiàn)要覆蓋上次驗(yàn)證結(jié)果的確認(rèn)對(duì)話框，直接選擇Overwrite覆蓋就好了；

9、最后結(jié)果出現(xiàn)了一個(gè)綠色的笑臉，這個(gè)說(shuō)明驗(yàn)證是OK的，如果出現(xiàn)黑臉，就是有錯(cuò)誤的。