chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Codasip利用RISC-V向量擴(kuò)展實(shí)現(xiàn)領(lǐng)域?qū)S眉铀倨?/h1>

Codasip Labs 致力于創(chuàng)新并深耕于創(chuàng)新的商業(yè)化落地。隨著人工智能AI)和機(jī)器學(xué)習(xí)(ML)的興起,這些領(lǐng)域已經(jīng)成為Codasip關(guān)注的重點(diǎn)。2023 年初Codasip加入了歐洲新地平線項(xiàng)目 SYCLOPS(基于 OPen 標(biāo)準(zhǔn)的跨架構(gòu)訪問(wèn)擴(kuò)展極端分析技術(shù))。該項(xiàng)目旨在推進(jìn)人工智能和數(shù)據(jù)挖掘,以處理極其龐大和多樣化的數(shù)據(jù)。該項(xiàng)目同時(shí)也匯集了八家歐洲領(lǐng)先的機(jī)構(gòu),目標(biāo)是通過(guò)完全開(kāi)放的人工智能加速技術(shù),在極端數(shù)據(jù)分析的可擴(kuò)展性方面取得突破性進(jìn)展。Codasip在該項(xiàng)目中的職責(zé)是開(kāi)發(fā)基于RISC-V矢量擴(kuò)展(RVV)的領(lǐng)域?qū)S眉铀倨?。我們將利用設(shè)計(jì)自動(dòng)化工具 Codasip Studio 和 CodAL 處理器描述語(yǔ)言完成這項(xiàng)工作。

大數(shù)據(jù)對(duì)硬件加速器的需求日益增長(zhǎng)

人工智能的廣泛應(yīng)用催生了可高效處理人工智能工作負(fù)載的新型硬件加速器市場(chǎng)。然而,目前所有流行的人工智能加速器都使用專(zhuān)有的硬件和軟件堆棧。這導(dǎo)致少數(shù)幾家大型行業(yè)公司壟斷了加速器市場(chǎng)。SYCLOPS旨在于打破這種壟斷,通過(guò)使用基于開(kāi)放標(biāo)準(zhǔn)的人工智能加速器,在極端數(shù)據(jù)分析的性能和可擴(kuò)展性方面取得突破性進(jìn)展。開(kāi)放標(biāo)準(zhǔn) RISC-V(指令集架構(gòu))和 SYCL(跨供應(yīng)商、跨架構(gòu)、數(shù)據(jù)并行編程模型)將首次結(jié)合在一起。這樣做的目的是將在 SYCLOPS 中獲得的經(jīng)驗(yàn)反饋給 RISC-V 和 SYCL 社區(qū)。這將簡(jiǎn)化代碼設(shè)計(jì),實(shí)現(xiàn)更廣闊的人工智能加速器設(shè)計(jì)空間和更豐富的生態(tài)系統(tǒng)。

利用 RISC-V 向量擴(kuò)展實(shí)現(xiàn)領(lǐng)域?qū)S眉铀倨?/strong>

Codasip Labs團(tuán)隊(duì)將使用 CodAL 處理器架構(gòu)描述語(yǔ)言和 Codasip Studio API 擴(kuò)展來(lái)實(shí)現(xiàn)領(lǐng)域?qū)S玫?RISC-V Vector 擴(kuò)展加速器設(shè)計(jì)。此外,該團(tuán)隊(duì)還將利用這些工具開(kāi)發(fā)基于 RISC-V 向量擴(kuò)展的加速器。

Codasip Studio 是一套獨(dú)特的工具集合,用于快速、輕松地設(shè)計(jì)或修改處理器。CodAL 是 Codasip 開(kāi)發(fā)的一種專(zhuān)有架構(gòu)描述語(yǔ)言。這種語(yǔ)言類(lèi)似于 C 語(yǔ)言,但它是專(zhuān)門(mén)為簡(jiǎn)化在高抽象層次上描述和定制處理器架構(gòu)的過(guò)程而設(shè)計(jì)的。該語(yǔ)言包含一組緊湊的結(jié)構(gòu)來(lái)描述某些處理器模塊。其中包括寄存器文件、接口、緩存、緊耦合存儲(chǔ)器、總線等。與 Verilog 等通用硬件描述語(yǔ)言相比,這些緊湊的結(jié)構(gòu)使使用者能以更小的代碼量創(chuàng)建設(shè)計(jì)。

通過(guò) CodAL 描述這一單一來(lái)源,可以輕松生成評(píng)估處理器所需的全套工具,而不僅僅是包含編譯器、調(diào)試器、鏈接器、模擬器和剖析器的軟件工具鏈。此外,還包括相應(yīng)的 RTL 描述和 UVM 環(huán)境的硬件工具包。Codasip Studio 可根據(jù) CodAL 模型自動(dòng)生成這些工具。

造福人工智能加速器生態(tài)系統(tǒng)

SYCLOPS 聯(lián)盟的合作伙伴擁有多個(gè)領(lǐng)域的專(zhuān)業(yè)知識(shí),包括計(jì)算機(jī)架構(gòu)、編程語(yǔ)言、系統(tǒng)和運(yùn)行、大數(shù)據(jù)和高性能計(jì)算等。這一合作將為人工智能加速領(lǐng)域的新進(jìn)展做出貢獻(xiàn)。項(xiàng)目成員將重點(diǎn)關(guān)注自主系統(tǒng)、高能物理和精準(zhǔn)腫瘤學(xué)中的三個(gè)具體用例。更廣泛地說(shuō),SYCLOPS 取得的進(jìn)展將促進(jìn)歐洲和全球基于 SYCL 和 RISC-V 標(biāo)準(zhǔn)的人工智能加速解決方案生態(tài)系統(tǒng)的開(kāi)放。除 Codasip 之外,SYCLOPS 項(xiàng)目的合作伙伴還包括 AccelOM、歐洲核子研究中心、Codeplay、EURECOM、INESC-ID、海德堡大學(xué)和 HIRO-MicroDataCenters。這些合作伙伴在這些開(kāi)放標(biāo)準(zhǔn)的形成過(guò)程中發(fā)揮了關(guān)鍵作用,并完全有能力為簡(jiǎn)單、快速、經(jīng)濟(jì)高效地定制 RISC-V 加速器提供基礎(chǔ)架構(gòu)工具,以及基于開(kāi)放標(biāo)準(zhǔn)的平臺(tái)和應(yīng)用工具。

Codasip Labs作為我們的創(chuàng)新中心。在該項(xiàng)目框架下,Codasip將繼續(xù)探索新技術(shù)領(lǐng)域,努力為未來(lái)技術(shù)做出貢獻(xiàn)。關(guān)于Codasip Labs的那些炫黑科技項(xiàng)目,可查看神經(jīng)形態(tài)視覺(jué)3D芯片和聆聽(tīng)未來(lái)數(shù)字耳朵等項(xiàng)目。

該項(xiàng)目得到了歐盟高等教育研究與創(chuàng)新計(jì)劃的資助,資助協(xié)議編號(hào)為 101092877。

關(guān)于Codasip

Codasip作為領(lǐng)先的處理器解決方案供應(yīng)商,支持系統(tǒng)級(jí)芯片(SoC)開(kāi)發(fā)人員設(shè)計(jì)出差異化的產(chǎn)品,從而獲得競(jìng)爭(zhēng)優(yōu)勢(shì)。客戶(hù)可使用Codasip Studio設(shè)計(jì)自動(dòng)化工具, 開(kāi)放的架構(gòu)許可以及可定制的RISC-V處理器IP系列,通過(guò)定制計(jì)算,充分解鎖RISC-V的無(wú)限潛力。Codasip總部位于歐洲,同時(shí)服務(wù)于全球市場(chǎng),目前已實(shí)現(xiàn)在數(shù)十億顆芯片中布局。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 加速器
    +關(guān)注

    關(guān)注

    2

    文章

    833

    瀏覽量

    39579
  • AI
    AI
    +關(guān)注

    關(guān)注

    88

    文章

    37036

    瀏覽量

    290087
  • 人工智能
    +關(guān)注

    關(guān)注

    1811

    文章

    49500

    瀏覽量

    258231
  • RISC-V
    +關(guān)注

    關(guān)注

    47

    文章

    2698

    瀏覽量

    50855

原文標(biāo)題:歐盟通過(guò)SYCLOPS項(xiàng)目,實(shí)現(xiàn)人工智能(AL)加速器民主化進(jìn)程。

文章出處:【微信號(hào):Codasip 科達(dá)希普,微信公眾號(hào):Codasip 科達(dá)希普】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    RISC-V 的平臺(tái)思維和生態(tài)思維

    RISC-V 的平臺(tái)思維時(shí)指出,平臺(tái)思維指的是硬件(CPU、加速器、總線等)、固件和軟件的整體集成。標(biāo)準(zhǔn)化 ISA 配置文件是必要的
    發(fā)表于 07-17 14:04 ?4036次閱讀

    RISC-V架構(gòu)下的編譯自動(dòng)向量

    進(jìn)迭時(shí)空專(zhuān)注于研發(fā)基于RISC-V的高性能新AICPU,對(duì)于充分發(fā)揮CPU核的性能而言,編譯是不可或缺的一環(huán),而在AI時(shí)代,毫無(wú)疑問(wèn)向量算力將發(fā)揮越來(lái)越重要的作用。進(jìn)迭時(shí)空非常重視RISC-
    的頭像 發(fā)表于 06-06 16:59 ?712次閱讀
    <b class='flag-5'>RISC-V</b>架構(gòu)下的編譯<b class='flag-5'>器</b>自動(dòng)<b class='flag-5'>向量</b>化

    RISC-V賽道的“硬核”突圍之路

    。 Omdia發(fā)文稱(chēng),最近三年,越來(lái)越多的RISC廠商進(jìn)入RISC-V,含RISC-V技術(shù)的處理加速器以驚人的速度增長(zhǎng),2020年至202
    的頭像 發(fā)表于 04-24 15:34 ?329次閱讀
    <b class='flag-5'>RISC-V</b>賽道的“硬核”突圍之路

    RISC-V核低功耗MCU指令集架構(gòu)(ISA)特點(diǎn)

    RISC-V核低功耗MCU通過(guò)開(kāi)源生態(tài)、模塊化架構(gòu)與能效優(yōu)化技術(shù),成為物聯(lián)網(wǎng)、穿戴設(shè)備等領(lǐng)域的理想選擇?。 一、?開(kāi)源與可定制性? 完全開(kāi)源免費(fèi)?:RISC-V ISA無(wú)需專(zhuān)利授權(quán)費(fèi)用,允許開(kāi)發(fā)者
    的頭像 發(fā)表于 04-23 10:01 ?871次閱讀

    開(kāi)源的AI MPU

    1. 基于RISC-V的開(kāi)源AI MPU/加速器 ? ?**(1) SiFive Intelligence系列**? ? 特點(diǎn) ?:SiFive提供開(kāi)源的RISC-V IP核,支持AI擴(kuò)展
    的頭像 發(fā)表于 04-02 17:44 ?2015次閱讀

    關(guān)于RISC-V芯片的應(yīng)用學(xué)習(xí)總結(jié)

    電子、醫(yī)療設(shè)備等領(lǐng)域,對(duì)處理的可靠性、實(shí)時(shí)性和低功耗有較高要求。RISC-V芯片通過(guò)提供豐富的外設(shè)接口和高效的指令集,滿足了嵌入式系統(tǒng)的多樣化需求。同時(shí),其開(kāi)源特性降低了開(kāi)發(fā)成本,加速
    發(fā)表于 01-29 08:38

    RISC-V MCU技術(shù)

    嘿,咱來(lái)聊聊RISC-V MCU技術(shù)哈。 這RISC-V MCU技術(shù)呢,簡(jiǎn)單來(lái)說(shuō)就是基于一個(gè)叫RISC-V的指令集架構(gòu)做出的微控制技術(shù)。RISC-
    發(fā)表于 01-19 11:50

    risc-v芯片在電機(jī)領(lǐng)域的應(yīng)用展望

    電機(jī)芯片以較低制程的成本實(shí)現(xiàn)高性能的控制,從而滿足電機(jī)控制對(duì)高精度、高穩(wěn)定性和高可靠性的要求。 展望未來(lái),RISC-V芯片在電機(jī)領(lǐng)域的應(yīng)用將更加廣泛。隨著電動(dòng)汽車(chē)、智能家居和工業(yè)自動(dòng)化等領(lǐng)域
    發(fā)表于 12-28 17:20

    RISC-V架構(gòu)及MRS開(kāi)發(fā)環(huán)境回顧

    的指令集使用模塊化的方式進(jìn)行組織,每一個(gè)模塊使用一個(gè)英文字母來(lái)表示。RISC-V最基本也是唯一強(qiáng) 制要求實(shí)現(xiàn)的指令集部分是由I字母表示的基本整數(shù)指令子集,使用該整數(shù)指令子集,便能夠實(shí)現(xiàn)完整的軟件編譯
    發(fā)表于 12-16 23:08

    RISC-V指令集概述

    RISC-V就是RISC的第五代指令集架構(gòu)。而RISC-V目標(biāo)就是“成為一種完全開(kāi)放的指令集架構(gòu),可被任何學(xué)術(shù)機(jī)構(gòu)或商業(yè)組織自由使用”。 RISC-V指令集由“基本指令集 +
    發(fā)表于 11-30 23:30

    關(guān)于RISC-V學(xué)習(xí)路線圖推薦

    和穩(wěn)定性。 五、RISC-V高級(jí)應(yīng)用 操作系統(tǒng)移植 : 了解如何將操作系統(tǒng)(如Linux、FreeRTOS等)移植到RISC-V架構(gòu)上。 硬件加速與優(yōu)化 : 學(xué)習(xí)如何利用
    發(fā)表于 11-30 15:21

    RISC-V能否復(fù)制Linux 的成功?》

    ,創(chuàng)建實(shí)現(xiàn)自有加速器算法的自定義異構(gòu)集群。RISC-V作為一種ISA,我們一開(kāi)始是在處理內(nèi)核中采用吸引人的通用構(gòu)建塊,然后在此基礎(chǔ)上進(jìn)行構(gòu)建,同時(shí)還
    發(fā)表于 11-26 20:20

    什么是RISC-V?以及RISC-V和ARM、X86的區(qū)別

    ,這限制了處理的靈活性和指令集的擴(kuò)展能力。而RISC-V指令集架構(gòu)采用了可變長(zhǎng)度的指令,可以實(shí)現(xiàn)更加靈活和高效的指令集擴(kuò)展和自定義。 可
    發(fā)表于 11-16 16:14

    希姆計(jì)算的RISC-V矩陣擴(kuò)展開(kāi)源項(xiàng)目已升級(jí)至0.5版本,支持向量+矩陣的實(shí)現(xiàn)

    希姆計(jì)算的RISC-V矩陣擴(kuò)展開(kāi)源項(xiàng)目已升級(jí)至0.5版本-----支持向量+矩陣的實(shí)現(xiàn)范福杰博士&陳煒博士項(xiàng)目背景Background為了解決RIS
    的頭像 發(fā)表于 11-12 01:08 ?3623次閱讀
    希姆計(jì)算的<b class='flag-5'>RISC-V</b>矩陣<b class='flag-5'>擴(kuò)展</b>開(kāi)源項(xiàng)目已升級(jí)至0.5版本,支持<b class='flag-5'>向量</b>+矩陣的<b class='flag-5'>實(shí)現(xiàn)</b>

    RISC-V,即將進(jìn)入應(yīng)用的爆發(fā)期

    計(jì)算機(jī)由控制整體的CPU(中央處理)和加速器兩部分構(gòu)成。在AI計(jì)算中,功耗和效率是兩個(gè)關(guān)鍵因素。RISC-V架構(gòu)通過(guò)其簡(jiǎn)潔的設(shè)計(jì)和定制化的擴(kuò)展,可以
    發(fā)表于 10-31 16:06