一、讀寫平衡訓(xùn)練

如圖所示，內(nèi)存控制器與顆粒相連接，并通過(guò)DQ（數(shù)據(jù)線）反饋。在發(fā)射端（圖中1點(diǎn)）的第a次信號(hào)發(fā)射，CLK與DQS同相位，但是因?yàn)殡娐钒迳线B線的長(zhǎng)度差異，飛行時(shí)間不同，在顆粒的接收端（圖中2點(diǎn)）產(chǎn)生了相位差。在第a次發(fā)射，D觸發(fā)器輸出結(jié)果是0，內(nèi)存控制器得到DQ反饋為0。

內(nèi)存控制器接著在第b次發(fā)射，調(diào)整CLK與DQS的相位，此次D觸發(fā)器在時(shí)鐘高電平觸發(fā)，得到反饋即為1。

經(jīng)過(guò)多次不同相位關(guān)系的訓(xùn)練，內(nèi)存控制器得到了CLK與DQS的線長(zhǎng)關(guān)系。

二、GDDR5時(shí)鐘訓(xùn)練

GDDR5專用于顯存，本篇不展開闡述，具體內(nèi)容可以參考（JEDEC規(guī)范JESD212C），它和DDR在電路接口有差異，數(shù)據(jù)線中沒有DQS，采用WCK/WCK#同步數(shù)據(jù)（即WCK與數(shù)據(jù)線組內(nèi)等長(zhǎng)），而地址、命令由CK/CK#同步（即地址、命令與CK組內(nèi)等長(zhǎng)）。

在GDDR5規(guī)范中，初始化其中一個(gè)步驟是WCK2CK alignment training（即WCK to CK的相位對(duì)齊）

兩時(shí)鐘的相位關(guān)系反饋于控制器，記錄于MR（模式寄存器）中。

三、鎖相技術(shù)

鎖相技術(shù)對(duì)數(shù)字芯片的時(shí)鐘設(shè)計(jì)極其重要。

鎖相環(huán)主要的三個(gè)組成部分（很多材料上講前向通道、反饋通道上分頻、倍頻之類，那些不是鎖相技術(shù)的本質(zhì)元素）

1、 PD或PFD（鑒相器或鑒頻鑒相器）

2、 LF（環(huán)路濾波器）

3、 VCO（壓控振蕩器）

鑒相器的實(shí)現(xiàn)方式很多，在此列舉一種比較簡(jiǎn)單的“異或門”，進(jìn)而闡述鎖相原理。

輸入時(shí)鐘和反饋時(shí)鐘，存在相位差，經(jīng)過(guò)異或門，輸出PWM，此波形經(jīng)過(guò)環(huán)路濾波器，輸出直流電壓，輸入壓控振蕩器，壓控振蕩器輸出一定頻率時(shí)鐘。

這里的反饋關(guān)系在于：如果輸入和反饋時(shí)鐘相位變化，調(diào)整了PWM占空比，進(jìn)而輸入VCO的電壓也會(huì)變化，采用負(fù)反饋調(diào)整輸出時(shí)鐘頻率。