易靈思Ti180報(bào)錯(cuò)分析cannot connect to more than 4 different clocks per region on left and right
報(bào)錯(cuò)：cannot connect to more than 4 different clocks per region on left and right
今天在Ti180分配LVDS的時(shí)候出現(xiàn)了這個(gè)錯(cuò)誤。原因是在pinout文件中對(duì)應(yīng)的Clock Region中，不能超過(guò)4個(gè)時(shí)鐘去驅(qū)動(dòng)。
也就是GPIOR_PN_42,41,40三組差分對(duì)，不能由兩組LVDS來(lái)驅(qū)動(dòng)，因?yàn)槊拷MLVDS時(shí)鐘有l(wèi)vds_fast_clk和lvds_slow_clk兩個(gè)，兩組就會(huì)有4個(gè)時(shí)鐘在Region clock R13區(qū)域。
| Emulated MIPI RX Function | LVDS and MIPI Pairs | Clock Region |
| RX_DATA_P1_I6 | GPIOR_PN_42 | R13 |
| RX_DATA_N1_I6 | GPIOR_PN_42 | R13 |
| RX_DATA_N0_I6 | GPIOR_PN_41 | R13 |
| RX_DATA_P0_I6 | GPIOR_PN_41 | R13 |
| RX_DATA_N7_I7 | GPIOR_PN_40 | R13 |
| RX_DATA_P7_I7 | GPIOR_PN_40 | R13 |
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1964瀏覽量
134701 -
lvds
+關(guān)注
關(guān)注
2文章
1234瀏覽量
69396 -
易靈思
+關(guān)注
關(guān)注
6文章
64瀏覽量
5524
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
易靈思助力2025年全國(guó)大學(xué)生嵌入式芯片與系統(tǒng)設(shè)計(jì)競(jìng)賽圓滿落幕
2025年11月30日，第八屆全國(guó)大學(xué)生嵌入式芯片與系統(tǒng)設(shè)計(jì)競(jìng)賽——FPGA創(chuàng)新設(shè)計(jì)賽道全國(guó)總決賽在南京圓滿落下帷幕。在這場(chǎng)代表國(guó)內(nèi)FPGA領(lǐng)域最高水平的大學(xué)生賽事中，易靈思（深圳）科技有限公司作為
易靈思FPGA RISC-V自定義指令的使用方法
功耗設(shè)備到高性能計(jì)算。易靈思提供完整的RISC-V 解決方案，致力于讓開發(fā)者和硬件設(shè)計(jì)人員可以根據(jù)需要自定義和擴(kuò)展指令集，且無(wú)需擔(dān)心專有技術(shù)的限制。
易靈思Sapphire SoC中RISC-V平臺(tái)級(jí)中斷控制器深度解析
隨著 RISC -V處理器在 FPGA 領(lǐng)域的廣泛應(yīng)用，易靈思 FPGA 的 Sapphire RISC-V 內(nèi)核憑借軟硬核的靈活支持，為開發(fā)者提供多樣選擇。本文深入探討 Sapphire SoC 中 RISC - V 平臺(tái)級(jí)
易靈思助力上海集成電路緊缺人才培訓(xùn)項(xiàng)目順利結(jié)課
的核心企業(yè)，易靈思深度參與本次培訓(xùn)，從技術(shù)理論到實(shí)戰(zhàn)操作全程賦能，與學(xué)員們共同探索FPGA的創(chuàng)新應(yīng)用與未來(lái)潛力。
易靈思2025 FPGA技術(shù)研討會(huì)成都站圓滿收官
金秋九月，芯聚蓉城。9月16日下午，易靈思（Elitestek）在成都希頓酒店成功舉辦了以“蓉芯聚力·易啟未來(lái)”為主題的技術(shù)研討會(huì)。本次盛會(huì)吸引了成都及周邊地區(qū)眾多行業(yè)工程師、技術(shù)愛好
易靈思與思特威第二屆機(jī)器視覺方案大會(huì)圓滿收官
近日，由易靈思與思特威聯(lián)合舉辦的第二屆機(jī)器視覺方案大會(huì)在深圳福田會(huì)展中心成功舉行。本次大會(huì)以技術(shù)驅(qū)動(dòng)與應(yīng)用落地為核心，匯聚了行業(yè)專家、合作伙伴與資深工程師，共同探討了機(jī)器視覺領(lǐng)域的前沿
易靈思與思特威第二屆機(jī)器視覺大會(huì)即將舉辦
去年盛夏，首屆易靈思與思特威機(jī)器視覺技術(shù)大會(huì)點(diǎn)燃了行業(yè)創(chuàng)新的火花。易靈
易靈思與南京大學(xué)集成電路學(xué)院暑期課程圓滿結(jié)課
近日，由國(guó)產(chǎn)FPGA領(lǐng)軍企業(yè)易靈思與南京大學(xué)集成電路學(xué)院聯(lián)合舉辦的“深度學(xué)習(xí)與硬件加速”暑期課程圓滿結(jié)課。本次課程為期5天（7月7日至7月11日），面向大三本科生，旨在通過(guò)理論與實(shí)踐結(jié)合的方式，幫助學(xué)生掌握FPGA硬件加速與Ti
HarmonyOS AI輔助編程工具（CodeGenie）報(bào)錯(cuò)分析
當(dāng)DevEco Studio構(gòu)建ArkTS工程出現(xiàn)失敗時(shí)，CodeGenie能夠?qū)﹀e(cuò)誤進(jìn)行智能分析，提供錯(cuò)誤原因及修復(fù)方案，幫助開發(fā)者快速解決編譯構(gòu)建問(wèn)題。
1.如需開啟編譯報(bào)錯(cuò)智能分析和自動(dòng)修復(fù)
發(fā)表于 07-11 17:48
esp32cam
這是在使用esp32cam攝像頭代碼時(shí)，報(bào)錯(cuò)，具體為啥?。縯hread \'main\' panicked at \'assertion failed: `(left != right)`
l
發(fā)表于 06-15 13:20
易靈思鈦金系列時(shí)鐘選擇功能-2 以Ti60F225為例來(lái)介紹如何實(shí)現(xiàn)下面的4選擇1時(shí)鐘選擇功能
在trion要實(shí)現(xiàn)一個(gè)4選1時(shí)鐘復(fù)用或許比較麻煩。但是在鈦鑫上已經(jīng)給出了解決方案。這里以Ti60F225為例來(lái)介紹如何實(shí)現(xiàn)下面的4選擇1時(shí)鐘選擇功能。 在FPGA的top,bottom,rig
Agilent 安捷倫4294A阻抗分析儀開機(jī)報(bào)錯(cuò)的維修流程
近期上海某企業(yè)送修一臺(tái)安捷倫4294A阻抗分析儀，報(bào)修故障為開機(jī)報(bào)錯(cuò)。開機(jī)驗(yàn)證，與客戶描述一致，上電自檢報(bào)錯(cuò)。
易靈思邀您相約2025上海國(guó)際汽車工業(yè)展覽會(huì)
第二十一屆上海國(guó)際汽車工業(yè)展覽會(huì)將于2025年4月23日至5月2日在國(guó)家會(huì)展中心上海舉行。作為專注于FPGA芯片領(lǐng)域的創(chuàng)新型企業(yè)，易靈思將攜基于16nm鈦金系列FPGA開發(fā)的汽車相關(guān)解
易靈思2025 FPGA技術(shù)研討會(huì)北京站圓滿結(jié)束
易靈思2025FPGA技術(shù)研討會(huì)北京站于4月10日在北京麗亭華苑酒店圓滿結(jié)束!本次研討會(huì)吸引了來(lái)自全國(guó)各地的行業(yè)專家、工程師及企業(yè)代表踴躍參與，現(xiàn)場(chǎng)座無(wú)虛席，氣氛熱烈。
采用易靈思Ti60F100的Ti60F100I3評(píng)估板詳解
簡(jiǎn)介? ?? TI60F100-DK是一款采用易靈思Ti60F100開發(fā)的評(píng)估板。 采用底板和核心板分離的方式來(lái)實(shí)現(xiàn)。單獨(dú)的核心板主要是考慮
工商網(wǎng)監(jiān)
評(píng)論