報(bào)錯(cuò):cannot connect to more than 4 different clocks per region on left and right

今天在Ti180分配LVDS的時(shí)候出現(xiàn)了這個(gè)錯(cuò)誤。原因是在pinout文件中對應(yīng)的Clock Region中,不能超過4個(gè)時(shí)鐘去驅(qū)動(dòng)。

也就是GPIOR_PN_42,41,40三組差分對,不能由兩組LVDS來驅(qū)動(dòng),因?yàn)槊拷MLVDS時(shí)鐘有l(wèi)vds_fast_clk和lvds_slow_clk兩個(gè),兩組就會(huì)有4個(gè)時(shí)鐘在Region clock R13區(qū)域。
| Emulated MIPI RX Function | LVDS and MIPI Pairs | Clock Region |
| RX_DATA_P1_I6 | GPIOR_PN_42 | R13 |
| RX_DATA_N1_I6 | GPIOR_PN_42 | R13 |
| RX_DATA_N0_I6 | GPIOR_PN_41 | R13 |
| RX_DATA_P0_I6 | GPIOR_PN_41 | R13 |
| RX_DATA_N7_I7 | GPIOR_PN_40 | R13 |
| RX_DATA_P7_I7 | GPIOR_PN_40 | R13 |
-
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1951瀏覽量
134517 -
lvds
+關(guān)注
關(guān)注
2文章
1212瀏覽量
69085 -
易靈思
+關(guān)注
關(guān)注
6文章
62瀏覽量
5483
發(fā)布評論請先 登錄
易靈思FPGA RISC-V自定義指令的使用方法
易靈思Sapphire SoC中RISC-V平臺(tái)級中斷控制器深度解析
易靈思助力上海集成電路緊缺人才培訓(xùn)項(xiàng)目順利結(jié)課
易靈思2025 FPGA技術(shù)研討會(huì)成都站圓滿收官
易靈思與思特威第二屆機(jī)器視覺方案大會(huì)圓滿收官
易靈思與思特威第二屆機(jī)器視覺大會(huì)即將舉辦
易靈思與南京大學(xué)集成電路學(xué)院暑期課程圓滿結(jié)課
HarmonyOS AI輔助編程工具(CodeGenie)報(bào)錯(cuò)分析
esp32cam
易靈思鈦金系列時(shí)鐘選擇功能-2 以Ti60F225為例來介紹如何實(shí)現(xiàn)下面的4選擇1時(shí)鐘選擇功能
易靈思邀您相約2025上海國際汽車工業(yè)展覽會(huì)
易靈思2025 FPGA技術(shù)研討會(huì)北京站圓滿結(jié)束
采用易靈思Ti60F100的Ti60F100I3評估板詳解
MIPI2.5G DPHY CSI2DSI demo移植 -v1
易靈思FPGA產(chǎn)品的主要特點(diǎn)

易靈思Ti180報(bào)錯(cuò)分析cannot connect to more than 4 different clocks per region on left and right
評論