chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

鎖相環(huán)技術(shù)解析(下)

jf_pJlTbmA9 ? 來源: Arrow Solution ? 作者: Arrow Solution ? 2023-11-29 16:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文轉(zhuǎn)載自: Arrow Solution微信公眾號

電路實解

1. 鑒相器

鑒相器是鎖相環(huán)路的關(guān)鍵部件。在頻率合成器中所采用的鑒相器主要有正弦波相位檢波器與脈沖取樣保持相位比較器兩種。

1) 正弦波相位檢波器這種鑒相器實際上是一個平衡混頻器,它的原理圖如下:

wKgaomVdhjiANWMgAABWiU2HeIY983.png

但是,它是一種要求平衡度比較高的檢波電路,平衡對稱性很重要。它容易形成紋波輸出,這對數(shù)字鎖相環(huán)路特別不利,因為它將使鎖相環(huán)路輸出混有雜散信號,所以數(shù)字式頻率合成器常采用下面的脈沖抽樣保持鑒相器。

2) 脈沖抽樣保持相位比較器

下圖為這種相位比較器的基本方框圖:

wKgZomVdhjmAYBzbAADh9TmCi1c244.png

它有以下兩個優(yōu)點:

輸出紋波電壓小

相位比較可在360°范圍內(nèi)進行

首先,將參考標(biāo)準頻率?r和VCO的頻率?v的電壓都形成脈沖。頻率為?r的脈沖用來控制一個開關(guān)電路,使電容Ccb產(chǎn)生周期性的充、放電,形成如下圖 (a) 的鋸齒形波電壓:

wKgZomVdhjqAA_HrAADWiX27QX0173.png

由于?v=?r,顯然,抽樣脈沖周期Tv與鋸齒波電壓的周期Tr是相等的。抽樣脈沖的作用是控制抽樣開關(guān),使它在脈沖存在時接通,因而記憶電容Cd上所獲得的電壓即等于這一瞬間的鋸齒波電壓Vd。當(dāng)抽樣脈沖為零時,抽樣開關(guān)斷路,Cd上既保持原充電電壓Vd,如圖(c)所示。如果VCO頻率略有變化(亦即失步時),即相當(dāng)于抽樣脈沖在中心位置略有擺動,這就引起誤差電壓值Vd的變化,從而控制VCO的頻率,使之恢復(fù)到準確的數(shù)值(即恢復(fù)同步)。Vd最大的變動范圍可從Vmin到Vmax,相當(dāng)于抽樣脈沖位置變動360°。實際上,鋸齒波電壓不是如圖 (a) 的理想情況(Ccb的放電時間等于零),而是有一定的放電時間的,因而鎖相范圍小于360°。

2. 電荷泵 (Charge Pump)

如下圖所示電荷泵 (Charge Pump) 示意圖:

wKgaomVdhjyAYyiaAAAUnqURFJw672.png

電荷泵的的作用主要是:給鎖相環(huán)路提供理想恒定的電流源,保持良好的線性關(guān)系,使得頻率范圍易于控制。圖中電容Cp的作用主要是降低雜訊干擾。增加R2主要是保證電荷泵的穩(wěn)定性。

3. 低通濾波器

下圖是低通濾波器示意圖:

wKgZomVdhj2AJ7tcAAAggBCNcGk920.png

圖中C4這一階的作用是進一步降低電荷泵的相位噪聲。Cp是保證瞬時特性,使得環(huán)路更好得跟蹤輸入頻率的變化。

對VCO的要求:具有高的頻譜精度;電壓頻率具有線性傳輸特性;頻率穩(wěn)定;低功耗。

4. 閉環(huán)傳輸函數(shù)的計算

不同的廠家會提供不同的計算方法,下邊是一個經(jīng)驗計算式。

三階:F1(s) = (1+C2R2)/ s(C2R2Cps+C2Cp)
四階:F(s) = F1/(1+C4R4s)

設(shè)Kv為VCO的增益,Kp為鑒相器的增益,α, β均取經(jīng)驗值3-4。

可由下式計算:
ωc=KvKp/N.(R2C2)/(C2+Cp) 且Cp< 計算得出R2=Nωc/KvCv, C2=α/R2ωc, Cp=1/βR2ωc.

5. 下圖為鎖相環(huán)路的分頻

wKgaomVdhkCAMZNpAAA1Avx4xEI427.png

6. LBW及噪聲計算

LBW是鎖相環(huán)的的開環(huán)帶寬,一般來講,它是進入鑒相器參考頻率的十分之一。由上圖可知,13MHz除頻后為200KHz,計算得出LBW為20KHz,鎖相時間小于577μs。

噪聲計算如下圖:

wKgZomVdhkKAVvexAAAj-0t0q88914.png

wKgZomVdhkOABQDhAAAs_BDJX4o680.png

ΦNr是參考信號的噪聲,φNθ是鑒相器帶來的噪聲,φNv是VCO帶來的噪聲
φ=KvF(s)(φNr+φNθ)/ s(1+KvF(s)/Ns) + φNθ/(1+KvF(s)/Ns)
= G(z)(φNr+φNθ) + Gr(z)φNθ
G(z)是低通傳輸函數(shù),Gr(z)是高通傳輸函數(shù)。

典型方案介紹

1. ADI公司研制的ADF4372方案

ADF4372 結(jié)合外部環(huán)路濾波器和外部基準頻率使用時,可實現(xiàn)小數(shù) N 分頻或整數(shù) N 分頻鎖相環(huán) (PLL) 頻率合成器。寬帶微波壓控振蕩器 (VCO) 設(shè)計允許產(chǎn)生 62.5 MHz 至 16 GHz 的頻率。ADF4372 具有一個集成 VCO,其基本輸出頻率范圍為 4000 MHz 至 8000 MHz。

此外,VCO 頻率連接至 1、2、4、8、16、32 或 64 分頻電路,因此用戶可以在 RF8x 上生成低至 62.5 MHz 的射頻 (RF) 輸出頻率。RF16x 上的倍頻器可生成 8 GHz 至 16 GHz 的頻率。RFAUX8x 復(fù)制 RF8x 的頻率范圍,或允許直接訪問 VCO 輸出。為了抑制不需要的倍頻產(chǎn)物,在倍頻器和 RF16x 的輸出級之間使用了一個諧波濾波器。

片內(nèi)寄存器均通過三線式接口進行控制。ADF4372 由 3.15 V 至 3.45 V 的模擬數(shù)字電源供電,對于 VCO 電源為 5 V。ADF4372 還包含硬件和軟件關(guān)斷模式。

wKgaomVdhkSAd3d6AAKpFnQ5_kQ304.png

優(yōu)勢及特點:
RF 輸出頻率范圍:62.5 MHz 至 16,000 MHz,同時支持小數(shù) N 頻率合成器和整數(shù) N 頻率合成器
高分辨率,39 位小數(shù)模數(shù)
典型雜散 fPFD:?90 dBc
集成 RMS 抖動:38 fs(1 kHz 至 100 MHz)
歸一化本底相位噪聲:?234 dBc/Hz
fPFD 工作頻率達 250 MHz,基準輸入頻率達 600 MHz
編程的 1、2、4、8、16、32 或 64 分頻輸出
RF8x 和 RFAUX8x 具有 62.5 MHz 至 8,000 MHz 的輸出,RF16x 具有 8,000 MHz 至 16,000 MHz 的輸出
鎖定時間大約為 3 ms 并進行自動校準,鎖定時間 <30 μs 并繞過自動校準(典型值)
模擬和數(shù)字電源:3.3 V(典型值),VCO 電源電壓:3.3 V 和 5 V
RF 輸出靜音功能
7 mm × 7 mm 48 端子 LGA 封裝

2. TI公司研制的LMX2820方案

LMX2820 是一款高性能寬帶合成器,可生成 45MHz 至 22.6GHz 范圍內(nèi)的任何頻率。高性能 PLL 具有-236dBc/Hz 的品質(zhì)因數(shù)和較高的相位檢測器頻率,可實現(xiàn)極低的帶內(nèi)噪聲和集成抖動。高速 N 分頻器沒有預(yù)分頻器,從而顯著減少了雜散的振幅和數(shù)量。還有一個可編程輸入乘法器,用于減輕整數(shù)邊界雜散。

LMX2820 允許用戶同步多個器件的輸出,還支持在輸入和輸出之間需要確定性延遲的應(yīng)用??焖傩?a target="_blank">算法大大減少了 VCO 校準時間,支持需要快速跳頻的系統(tǒng)。LMX2820 可以生成或重復(fù)符合 JESD204B 標(biāo)準的 SYSREF,使其可以作為高速數(shù)據(jù)轉(zhuǎn)換器的低噪聲時鐘源使用。

該合成器可搭配外部 VCO 使用,此外,還提供直接 PFD 輸入引腳,以支持偏移混合,實現(xiàn)低雜散傳輸。該器件由單個 3.3V 電源供電,并具有集成的LDO,無需板載低噪聲 LDO。

wKgZomVdhkaAOlClAAOAjfEFqYA382.png

以上方案ARROW均有代理,被廣泛應(yīng)用于多載波全球移動通信系統(tǒng) (MC-GSM)、5G和毫米波無線基礎(chǔ)設(shè)施 、 微波回程連線 、測試和測量設(shè)備、高速數(shù)據(jù)轉(zhuǎn)換器計時、衛(wèi)星通信等領(lǐng)域的頻率合成、時鐘產(chǎn)生和相位管理。同時ARROW可提供配套的底噪聲、高可靠性電源方案, 以及配套的高Q值感阻容器件,主要品牌有TI、ADI、NXP、ON、ST等。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鎖相環(huán)
    +關(guān)注

    關(guān)注

    36

    文章

    633

    瀏覽量

    90949
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    ?CDCVF2510 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)

    該CDCVF2510是一款高性能、低偏斜、低抖動、鎖相環(huán) (PLL) 時鐘驅(qū)動器。它使用鎖相環(huán) (PLL) 將反饋 (FBOUT) 輸出與時鐘 (CLK) 輸入信號在頻率和相位上精確對齊。它專為
    的頭像 發(fā)表于 10-08 10:00 ?681次閱讀
    ?CDCVF2510 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器<b class='flag-5'>技術(shù)</b>文檔總結(jié)

    ?CDC2536 鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)?

    CDC2536是一款高性能、低偏斜、低抖動的時鐘驅(qū)動器。它使用鎖相環(huán) (PLL) 將時鐘輸出信號在頻率和相位上精確對齊到時鐘輸入 (CLKIN) 信號。它專門設(shè)計用于同步 DRAM 和流行的微處理器
    的頭像 發(fā)表于 09-24 14:10 ?679次閱讀
    ?CDC2536 <b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器<b class='flag-5'>技術(shù)</b>文檔總結(jié)?

    ?CDC536 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)

    CDC536 是一款高性能、低偏斜、低抖動的時鐘驅(qū)動器。它使用鎖相環(huán) (PLL) 來精確地 在頻率和相位上,將時鐘輸出信號與時鐘輸入 (CLKIN) 信號對齊。具體來說 設(shè)計用于同步 DRAM
    的頭像 發(fā)表于 09-24 10:15 ?1244次閱讀
    ?CDC536 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器<b class='flag-5'>技術(shù)</b>文檔總結(jié)

    ?CDC516 3.3V相位鎖定環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)

    CDC516 是一款高性能、低偏斜、低抖動、鎖相環(huán)時鐘驅(qū)動器。它使用鎖相環(huán) (PLL) 將反饋輸出 (FBOUT) 與時鐘 (CLK) 輸入信號在頻率和相位上精確對齊。它專為與同步 DRAM 一起使用而設(shè)計。CDC516 的工作電壓為 3.3V V~CC~設(shè)計用于驅(qū)動每個
    的頭像 發(fā)表于 09-23 10:15 ?804次閱讀
    ?CDC516 3.3V相位鎖定<b class='flag-5'>環(huán)</b>時鐘驅(qū)動器<b class='flag-5'>技術(shù)</b>文檔總結(jié)

    ?CDCVF2509 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)

    該CDCVF2509是一款高性能、低偏斜、低抖動、鎖相環(huán) (PLL) 時鐘驅(qū)動器。該器件使用 PLL 將反饋 (FBOUT) 輸出與時鐘 (CLK) 輸入信號在頻率和相位上精確對齊。該器件專為與同步
    的頭像 發(fā)表于 09-22 16:22 ?796次閱讀
    ?CDCVF2509 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器<b class='flag-5'>技術(shù)</b>文檔總結(jié)

    ?CDCVF25081 3.3-V 鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)

    CDCVF25081是一款高性能、低偏斜、低抖動、鎖相環(huán)時鐘驅(qū)動器。它使用 PLL 將輸出時鐘在頻率和相位上精確對齊輸入時鐘信號。輸出分為 2 個組,總共 8 個緩沖 CLKIN 輸出。當(dāng)不存在 CLKIN 信號時,該器件會自動將輸出置于低電平狀態(tài)(掉電模式)。
    的頭像 發(fā)表于 09-22 15:39 ?696次閱讀
    ?CDCVF25081 3.3-V <b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器<b class='flag-5'>技術(shù)</b>文檔總結(jié)

    ?CDCVF2510A 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)

    該CDCVF2510A是一款高性能、低偏斜、低抖動、鎖相環(huán) (PLL) 時鐘驅(qū)動器。該CDCVF2510A使用鎖相環(huán) (PLL) 將反饋 (FBOUT) 輸出在頻率和相位上精確對齊到時鐘 (CLK
    的頭像 發(fā)表于 09-22 09:21 ?381次閱讀
    ?CDCVF2510A 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器<b class='flag-5'>技術(shù)</b>文檔總結(jié)

    ?TLC2932A 高性能鎖相環(huán)芯片技術(shù)文檔摘要

    該TLC2932A專為鎖相環(huán)(PLL)系統(tǒng)而設(shè)計,由壓控振蕩器(VCO)和邊沿觸發(fā)型相位頻率檢測器(PFD)組成。VCO的振蕩頻率范圍由外部偏置電阻(R ~偏見~ ).VCO在輸出級有一個1/2
    的頭像 發(fā)表于 09-19 15:09 ?771次閱讀
    ?TLC2932A 高性能<b class='flag-5'>鎖相環(huán)</b>芯片<b class='flag-5'>技術(shù)</b>文檔摘要

    ?TLC2933A 高性能鎖相環(huán) (PLL) 芯片技術(shù)文檔摘要

    該TLC2933A專為鎖相環(huán)(PLL)系統(tǒng)設(shè)計,由壓控振蕩器(VCO)和邊沿觸發(fā)型相位頻率檢測器(PFD)組成。VCO的振蕩頻率范圍由外部偏置電阻(R ~偏見~ ).VCO在輸出級有一個1/2分頻器
    的頭像 發(fā)表于 09-19 14:50 ?772次閱讀
    ?TLC2933A 高性能<b class='flag-5'>鎖相環(huán)</b> (PLL) 芯片<b class='flag-5'>技術(shù)</b>文檔摘要

    基于鎖相環(huán)的無軸承同步磁阻電機無速度傳感器檢測技術(shù)

    使用場合。為實現(xiàn)無軸承同步磁阻電機高速超高速、低成本、實用化運行,提出了一種基于鎖相環(huán)法的無速度傳感自檢測技術(shù)。通過應(yīng)用鎖相環(huán)原理,設(shè)計出無軸承同步磁阻電機無速度傳感器,并基于 Matlab
    發(fā)表于 07-29 16:22

    【RK3568+PG2L50H開發(fā)板實驗例程】FPGA部分 | Pango 的時鐘資源——鎖相環(huán)

    : Window11 PDS2022.2-SP6.4 芯片型號: PG2L50H-484 2.實驗原理 2.1. PLL 介紹 鎖相環(huán)作為一種反饋控制電路,其特點是利用外部輸入的參考信號來控制環(huán)路內(nèi)部
    發(fā)表于 07-10 10:28

    高壓放大器在鎖相環(huán)穩(wěn)定重復(fù)頻率研究中的應(yīng)用

    實驗名稱: 鎖相環(huán)穩(wěn)定重復(fù)頻率的系統(tǒng)分析 實驗內(nèi)容: 針對重復(fù)頻率的漂移,引入兩套鎖相環(huán)系統(tǒng)反饋控制兩個激光器的重復(fù)頻率,將其鎖定在同一個穩(wěn)定的時鐘源上。本章主要闡述了經(jīng)典鎖相環(huán)的原理,穩(wěn)定重復(fù)
    的頭像 發(fā)表于 06-06 18:36 ?590次閱讀
    高壓放大器在<b class='flag-5'>鎖相環(huán)</b>穩(wěn)定重復(fù)頻率研究中的應(yīng)用

    Analog Devices Inc. ADF4382x小數(shù)N分頻鎖相環(huán) (PLL)數(shù)據(jù)手冊

    Analog Devices ADF4382x小數(shù)N分頻鎖相環(huán) (PLL) 是一款高性能、超低抖動、小數(shù)N分頻鎖相環(huán) (PLL)。它集成了壓控振蕩器 (VCO),是5G或數(shù)據(jù)轉(zhuǎn)換器時鐘應(yīng)用生成
    的頭像 發(fā)表于 06-04 11:15 ?915次閱讀
    Analog Devices Inc. ADF4382x小數(shù)N分頻<b class='flag-5'>鎖相環(huán)</b> (PLL)數(shù)據(jù)手冊

    鎖相環(huán)(PLL)電路設(shè)計與應(yīng)用(全9章)

    內(nèi)容介紹本文檔主要介紹鎖相環(huán)(PLL)電路的設(shè)計與應(yīng)用,內(nèi)容包括PLL工作原理與電路構(gòu)成、PLL電路的傳輸特性、PLL電路中環(huán)路濾波器的設(shè)計方法、PLL電路的測試與評價方法、PLL特性改善技術(shù)
    發(fā)表于 04-18 15:34

    鎖相環(huán)是什么意思

    鎖相環(huán)(Phase-Locked Loop,簡稱PLL)是一種廣泛應(yīng)用于電子系統(tǒng)中的反饋控制系統(tǒng),主要用于頻率合成和相位同步。本文將從鎖相環(huán)的工作原理、基本組成、應(yīng)用案例以及設(shè)計考慮等方面進行詳細闡述,以幫助讀者全面理解這一重要技術(shù)
    的頭像 發(fā)表于 02-03 17:48 ?2399次閱讀