作者：Paul McLellan，文章來(lái)源： Cadence楷登PCB及封裝資源中心

今年3月，第 18 屆國(guó)際設(shè)備封裝會(huì)議和展覽（簡(jiǎn)稱(chēng) IMAPS，是主辦方國(guó)際微電子組裝與封裝協(xié)會(huì)- International Microelectronics Assembly and Packaging Society的首字母縮寫(xiě)）順利開(kāi)幕。就在同一周，蘋(píng)果發(fā)布了 M1 Ultra，使先進(jìn)封裝再次成為了科技新聞的關(guān)注焦點(diǎn)。M1 Ultra 由兩個(gè)被中介層（或稱(chēng)之為互連橋）連接在一起的 M1 Max 芯片組成。中介層通常比在其之上的裸片更大，而互連橋則較小，并只位于連接處的裸片邊緣之下。

在此次 IMAPS 會(huì)議上，Cadence 資深半導(dǎo)體封裝管理總監(jiān) John Park 先生闡述了 3D 封裝 與 3D 集成 的區(qū)別。

他首先指出，系統(tǒng)級(jí)封裝 (即System-in-Package ，SiP) 有兩個(gè)不同的方向。一是把 PCB 上的器件轉(zhuǎn)移到多芯片組件；二是如同前幾年制造大型系統(tǒng)級(jí)芯片（即System-on-Chip， SoC）一樣進(jìn)行集成，但是轉(zhuǎn)換制程利用先進(jìn)封裝來(lái)封裝裸片。

以下是一些使晶粒（Chiplet）解決方案具有吸引力的重要因素：

在為器件挑選最佳工藝節(jié)點(diǎn)方面具有很大的靈活性；特別是 SerDes I/O 和模擬核，不再需要“全部統(tǒng)一在單一”制程節(jié)點(diǎn)上

由于制造裸片尺寸小，所以良率會(huì)更高

使用現(xiàn)成的晶粒（Chiplet），可縮短 IC 的設(shè)計(jì)周期，并降低集成的復(fù)雜性

通過(guò)購(gòu)買(mǎi)良品裸片（即known-good-die ，KGD），可普遍降低生產(chǎn)成本

在許多設(shè)計(jì)中使用同種晶粒（Chiplet）時(shí)，將具有如同采用批量生產(chǎn)的相同成本優(yōu)勢(shì)

以 IC 為重心的先進(jìn)封裝改變了設(shè)計(jì)流程。上圖中，20世紀(jì)90年代設(shè)計(jì)采用的是類(lèi)似 PCB 的設(shè)計(jì)流程；而如今已采用類(lèi)似 IC 的設(shè)計(jì)流程。把多種不同的技術(shù)集成到一起，即異構(gòu)集成，結(jié)合了多年以來(lái)使用的各種制程技術(shù)。特別是先進(jìn)封裝和先進(jìn)集成方法，例如晶圓堆疊（Wafer-on-Wafer）和無(wú)凸塊集成（Bumpless）。

我們可以將基于封裝的 3D 視為“后端 3D”，把先進(jìn)集成方式視為“前端 3D”。

后端 3D是微型凸塊互連（micro-bumped）加上每個(gè)裸片都有單獨(dú)的時(shí)序簽核和 I/O 緩沖器。這種方式中，多個(gè)裸片之間通常沒(méi)有采用并行設(shè)計(jì)。多年來(lái)，這一直是用于存儲(chǔ)器和 CMOS 圖像傳感器的常見(jiàn)方法。

對(duì)于前端 3D，裸片通常是直接鍵合的制程工藝（銅對(duì)銅，或采用類(lèi)似方法）。裸片之間沒(méi)有 I/O 緩沖器，這意味著并行設(shè)計(jì)和分析必不可少，需要時(shí)序驅(qū)動(dòng)的布線和靜態(tài)時(shí)序簽核（對(duì)于數(shù)字設(shè)計(jì)而言）。所以設(shè)計(jì)將傾向于朝Z 軸上布局，多個(gè)裸片會(huì)堆疊在一起；這意味著隨著設(shè)計(jì)的推進(jìn)，一個(gè)特定的區(qū)域可能被分配給超過(guò)一個(gè)的裸片。

這是封裝領(lǐng)域的下一個(gè)重要轉(zhuǎn)變，也是向真正3D-IC 設(shè)計(jì)邁出的一大步，即將眾多不同的裸片堆疊在一起，這能大大縮短信號(hào)所需的傳輸距離。當(dāng)然，由此產(chǎn)生的散熱問(wèn)題也需要加以分析和管理，裸片上方的另一個(gè)裸片可能會(huì)阻絕散熱，這取決于眾多的設(shè)計(jì)細(xì)節(jié)。
持。

想要使這一新的設(shè)計(jì)生態(tài)成為現(xiàn)實(shí)，仍要面臨諸多挑戰(zhàn)，包括裝配設(shè)計(jì)工具包（即Assembly Design Kits，ADK) 的可用性、裸片與裸片互連 (d2d) 的通用標(biāo)準(zhǔn)，以及 EDA 工具的全面支持。

在打造支持這些制造流程的工具時(shí)，面臨的一個(gè)挑戰(zhàn)是設(shè)計(jì)規(guī)?？赡芊浅｝嫶?，具有超過(guò) 1,000 億個(gè)采用了多種設(shè)計(jì)技術(shù)的晶體管。這就產(chǎn)生了對(duì)高容量、多領(lǐng)域、可進(jìn)行多技術(shù)數(shù)據(jù)庫(kù)相互溝通與轉(zhuǎn)換的工具的需求，只有這樣，我們才能擁有一個(gè)高彈性的通用 3D-IC 解決方案設(shè)計(jì)平臺(tái)。

業(yè)界另一個(gè)關(guān)注領(lǐng)域是晶粒（chiplets ）的銷(xiāo)售模式。到目前為止，大多數(shù)晶粒（chiplets），除存儲(chǔ)器外，都被設(shè)計(jì)成單一系統(tǒng)或一組系統(tǒng)的一部分。從長(zhǎng)遠(yuǎn)來(lái)看，就像如今的封裝元件一樣，未來(lái)將會(huì)有純裸片上市銷(xiāo)售，也會(huì)有經(jīng)銷(xiāo)商（或新公司）銷(xiāo)售來(lái)自多個(gè)制造商的裸片。隨著晶粒（chiplets ）之間的通信變得標(biāo)準(zhǔn)化，不僅僅是技術(shù)上具備挑戰(zhàn)，商業(yè)模式上的挑戰(zhàn)也會(huì)應(yīng)運(yùn)而生。讓我們拭目以待吧！

審核編輯 黃宇