chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

HDI 布線的挑戰(zhàn)和技巧

jf_pJlTbmA9 ? 來(lái)源:Cadence楷登PCB及封裝資源中 ? 作者:Cadence楷登PCB及封裝 ? 2023-12-07 14:48 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

什么是 HDI 布線
HDI( High Density Interconnects,高密度互連)布線是指運(yùn)用最新的設(shè)計(jì)策略和制造技術(shù),在不影響電路功能的情況下實(shí)現(xiàn)更密集的設(shè)計(jì)。換句話說(shuō),HDI 涉及到使用多個(gè)布線層、尺寸更小的走線、過(guò)孔、焊盤和更薄的基板,從而在以前不可能實(shí)現(xiàn)的占位面積內(nèi)安裝復(fù)雜且通常是高速的電路。

隨著制造技術(shù)的發(fā)展,HDI 布線開(kāi)始見(jiàn)于很多設(shè)計(jì),如主板、圖形控制器智能手機(jī)和其他空間受限的設(shè)備。如果實(shí)施得當(dāng),HDI 布線不僅能大大減少設(shè)計(jì)空間,而且還減少了 PCB 上的 EMI 問(wèn)題。降低成本是公司的一個(gè)重要目標(biāo),而 HDI 布線恰好可以實(shí)現(xiàn)這一點(diǎn)。

HDI 布線和微過(guò)孔
了解HDI 布線比典型多層布線策略更為復(fù)雜十分重要。我們可能設(shè)計(jì)過(guò) 8 層或 16 層 PCB,但是仍需要學(xué)習(xí) HDI 布線中涉及的一些全新概念。

在典型的 PCB 設(shè)計(jì)中,實(shí)際的印刷電路板被視為一個(gè)單一的實(shí)體,并被劃分為多個(gè)層。然而,HDI 布線要求設(shè)計(jì)工程師從將 PCB 的多個(gè)超薄層整合成一個(gè)單一功能 PCB 的角度來(lái)思考。

可以說(shuō),實(shí)現(xiàn) HDI 布線的關(guān)鍵推動(dòng)力是過(guò)孔技術(shù)的發(fā)展。過(guò)孔不再是在 PCB 各個(gè)層上鉆出的鍍銅孔。傳統(tǒng)的過(guò)孔機(jī)制減少了未被信號(hào)線使用的 PCB 層中的布線區(qū)域。

傳統(tǒng)的過(guò)孔在 HDI 布線中沒(méi)有用武之地

在 HDI 布線中,微過(guò)孔是發(fā)揮推動(dòng)作用的焦點(diǎn),負(fù)責(zé)將多層密集布線整合在一起。為了便于理解,可以認(rèn)為微過(guò)孔由盲孔或埋孔組成,但具有不同的結(jié)構(gòu)方法。傳統(tǒng)的過(guò)孔是將各層組合在一起后用鉆頭鉆出的。然而,微過(guò)孔是在各層堆疊之前,用激光在各層上鉆出的。激光鉆出的微過(guò)孔允許以最小的孔徑和焊盤尺寸在各層之間進(jìn)行互連。這有利于實(shí)現(xiàn) BGA 部件的扇出布局,其中引腳以網(wǎng)格形式排列。

HDI 布線策略

隨著微過(guò)孔的使用,PCB 設(shè)計(jì)工程師能夠在 PCB 的任何層實(shí)現(xiàn)復(fù)雜的布線。這種方法被稱為任意層 HDI 或每層互連。由于有了節(jié)省空間的微過(guò)孔,兩個(gè)外層都可以放置密布的部件,因?yàn)榇蟛糠值牟季€都在內(nèi)層完成。

低阻抗接地平面對(duì) HDI 布線至關(guān)重要

然而,多層設(shè)計(jì)中部件和走線更密集,也會(huì)增加產(chǎn)生 EMI 輻射和磁化率的風(fēng)險(xiǎn)。當(dāng)我們?cè)谶M(jìn)行 HDI 設(shè)計(jì)時(shí),確保 PCB 疊層具有恰當(dāng)?shù)慕Y(jié)構(gòu)非常重要。我們需要有足夠的接地平面以獲得低阻抗的返回路徑。

要把內(nèi)部布線層置于接地層或電源層之間,以減少交叉耦合或串?dāng)_的情況。讓高速信號(hào)的路徑盡可能短,包括返回路徑。正確規(guī)劃和使用微過(guò)孔有助于把信號(hào)路徑限制在一個(gè)很小范圍內(nèi),并減少 EMI 的風(fēng)險(xiǎn)。

當(dāng)然,為了安全起見(jiàn),使用合適的軟件模擬 HDI PCB 也會(huì)有所幫助。Allegro? PCB Designer 能夠通過(guò)智能網(wǎng)絡(luò)系統(tǒng)、DRC 和簡(jiǎn)單的生產(chǎn)文件,使您的 Layout 挑戰(zhàn)迎刃而解,快點(diǎn)擊了解詳情吧?。?https://www.cadence.com/zh_CN/home/tools/pcb-design-and-analysis/pcb-lay...

文章來(lái)源: Cadence楷登PCB及封裝資源中心

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    821

    瀏覽量

    86047
  • HDI
    HDI
    +關(guān)注

    關(guān)注

    7

    文章

    222

    瀏覽量

    22659
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    電力電子應(yīng)用換流回路的電磁學(xué)本質(zhì)和SiC模塊應(yīng)用帶來(lái)的挑戰(zhàn)和機(jī)會(huì)

    電力電子應(yīng)用換流回路的電磁學(xué)本質(zhì)和SiC模塊應(yīng)用帶來(lái)的挑戰(zhàn)和機(jī)會(huì) BASiC Semiconductor基本半導(dǎo)體一級(jí)代理商傾佳電子(Changer Tech)是一家專注于功率半導(dǎo)體和新能源汽車連
    的頭像 發(fā)表于 01-17 12:48 ?87次閱讀
    電力電子應(yīng)用換流回路的電磁學(xué)本質(zhì)和SiC模塊應(yīng)用帶來(lái)的<b class='flag-5'>挑戰(zhàn)和</b>機(jī)會(huì)

    深入探討PCB布局布線的專業(yè)設(shè)計(jì)要點(diǎn)與常見(jiàn)挑戰(zhàn)

    本文深入探討PCB布局布線的專業(yè)設(shè)計(jì)要點(diǎn)與常見(jiàn)挑戰(zhàn),并介紹上海創(chuàng)馨科技如何憑借資深團(tuán)隊(duì)與豐富經(jīng)驗(yàn),為客戶提供從精密布局、優(yōu)化布線到生產(chǎn)制造的一站式高可靠性PCB解決方案。
    的頭像 發(fā)表于 01-04 15:29 ?150次閱讀

    HDI線路板的應(yīng)用領(lǐng)域:從通信到軍事設(shè)備

    數(shù)據(jù)處理,滿足高密度布線需求。嘉立創(chuàng)等廠商推出的超高層PCB(厚徑比20:1)可提升服務(wù)器和通信設(shè)備的信號(hào)完整性。 軍事設(shè)備 軍事領(lǐng)域?:用于雷達(dá)、導(dǎo)航系統(tǒng)及通信設(shè)備,確保信號(hào)傳輸精度和抗干擾能力。軍工級(jí)HDI板需滿足極端環(huán)境下的穩(wěn)定性
    的頭像 發(fā)表于 12-16 16:05 ?490次閱讀

    人工智能數(shù)據(jù)中心的光纖布線策略

    隨著人工智能(AI)技術(shù)的飛速發(fā)展,數(shù)據(jù)中心的光纖布線策略正面臨前所未有的挑戰(zhàn)和機(jī)遇。AI的高帶寬需求、低延遲要求以及大規(guī)模并行計(jì)算的特點(diǎn),對(duì)數(shù)據(jù)中心的光纖布線提出了更高的要求。本文將從多個(gè)方面探討
    的頭像 發(fā)表于 11-21 10:21 ?232次閱讀

    芯片制造過(guò)程中的布線技術(shù)

    從鋁到銅,再到釕與銠,半導(dǎo)體布線技術(shù)的每一次革新,都是芯片性能躍升的關(guān)鍵引擎。隨著制程進(jìn)入2nm時(shí)代,傳統(tǒng)銅布線正面臨電阻與可靠性的極限挑戰(zhàn),而鑲嵌(大馬士革)工藝的持續(xù)演進(jìn)與新材料的融合,為超高
    的頭像 發(fā)表于 10-29 14:27 ?657次閱讀
    芯片制造過(guò)程中的<b class='flag-5'>布線</b>技術(shù)

    低壓布線與傳統(tǒng)布線:有什么區(qū)別?

    低壓布線與傳統(tǒng)布線在電壓范圍、應(yīng)用場(chǎng)景、設(shè)計(jì)要求、安全規(guī)范及材料選擇等方面存在顯著差異。以下是具體對(duì)比分析: 1. 電壓范圍與定義 低壓布線: 電壓等級(jí):通常指交流電壓在1000V以下或直流電
    的頭像 發(fā)表于 09-18 09:59 ?513次閱讀
    低壓<b class='flag-5'>布線</b>與傳統(tǒng)<b class='flag-5'>布線</b>:有什么區(qū)別?

    HDI盲埋孔PCB階數(shù)區(qū)分方法解析

    HDI盲埋孔PCB的階數(shù)是區(qū)分其結(jié)構(gòu)復(fù)雜度的關(guān)鍵指標(biāo),主要通過(guò)增層次數(shù)、鉆孔工藝及連接層數(shù)來(lái)綜合判斷,具體區(qū)分方法如下: 一、基于增層次數(shù)的階數(shù)定義 HDI板結(jié)構(gòu)通常以“a+N+a”或
    的頭像 發(fā)表于 08-05 10:34 ?3026次閱讀
    <b class='flag-5'>HDI</b>盲埋孔PCB階數(shù)區(qū)分方法解析

    高速PCB設(shè)計(jì)挑戰(zhàn) Allegro Skill布線功能 自動(dòng)創(chuàng)建match_group

    在進(jìn)行高速PCB設(shè)計(jì)的過(guò)程中,常常會(huì)遇到一個(gè)挑戰(zhàn),那就是高速信號(hào)的時(shí)序匹配問(wèn)題。為了確保信號(hào)的同步到達(dá),設(shè)計(jì)者需要對(duì)特定的高速信號(hào)組進(jìn)行等長(zhǎng)設(shè)計(jì)。手動(dòng)進(jìn)行這樣的操作可能會(huì)非常繁瑣且容易出錯(cuò)。凡億
    的頭像 發(fā)表于 06-16 11:54 ?2233次閱讀
    高速PCB設(shè)計(jì)<b class='flag-5'>挑戰(zhàn)</b>  Allegro Skill<b class='flag-5'>布線</b>功能 自動(dòng)創(chuàng)建match_group

    微小泄漏零容忍:結(jié)束線連接器氣密性檢測(cè)的挑戰(zhàn)與對(duì)策

    我們?cè)谑褂媒Y(jié)束線連接器氣密檢測(cè)的時(shí)候會(huì)遇到很多問(wèn)題,那在氣密檢測(cè)中遇到這些挑戰(zhàn),我們?cè)撊绾稳ソ鉀Q呢,下面是一些挑戰(zhàn)和解決對(duì)策:
    的頭像 發(fā)表于 06-04 14:17 ?436次閱讀
    微小泄漏零容忍:結(jié)束線連接器氣密性檢測(cè)的<b class='flag-5'>挑戰(zhàn)</b>與對(duì)策

    眾陽(yáng)電路HDI剛?cè)岚褰榻B(一)

    隨著電子產(chǎn)品向輕薄短小、高性能及多功能化方向發(fā)展,作為電子產(chǎn)品元器件支撐體的印制線路板(PCB)也需要向布線高密度化、輕薄化方向發(fā)展。高密度布線、高接點(diǎn)數(shù)的高密度互連(HDI)技術(shù)和可實(shí)現(xiàn)立體三維
    的頭像 發(fā)表于 06-02 19:38 ?790次閱讀
    眾陽(yáng)電路<b class='flag-5'>HDI</b>剛?cè)岚褰榻B(一)

    高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

    高層數(shù) PCB 的布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號(hào),從低速數(shù)字接口到具有不同信號(hào)完整性要求的多個(gè)高速數(shù)字接口。從布線規(guī)劃和為各接口分配信號(hào)層的角度來(lái)看,這無(wú)疑是一項(xiàng)極具挑戰(zhàn)性的任
    的頭像 發(fā)表于 05-07 14:50 ?1434次閱讀
    高層數(shù)層疊結(jié)構(gòu)PCB的<b class='flag-5'>布線</b>策略

    HDI板激光盲孔底部開(kāi)路失效原因分析

    高密度互聯(lián)(HDI)板的激光盲孔技術(shù)是5G、AI芯片的關(guān)鍵工藝,但孔底開(kāi)路失效卻讓無(wú)數(shù)工程師頭疼!SGS微電子實(shí)驗(yàn)室憑借在失效分析領(lǐng)域的豐富經(jīng)驗(yàn),總結(jié)了一些失效分析經(jīng)典案例,旨在為工程師提供更優(yōu)
    的頭像 發(fā)表于 03-24 10:45 ?1346次閱讀
    <b class='flag-5'>HDI</b>板激光盲孔底部開(kāi)路失效原因分析

    電子產(chǎn)品更穩(wěn)定?捷多邦的高密度布線如何降低串?dāng)_影響?

    、阻抗不匹配、電磁干擾(EMI)成為關(guān)鍵。捷多邦采用高密度互連(HDI)**工藝,通過(guò)精密布線設(shè)計(jì),減少信號(hào)干擾,提升PCB的電氣性能。 1. 高密度布線HDI)如何減少串?dāng)_? 串?dāng)_
    的頭像 發(fā)表于 03-21 17:33 ?805次閱讀

    PCIe 6.0時(shí)代的測(cè)試挑戰(zhàn)和解決方案

    近年來(lái),人工智能(AI)計(jì)算、云計(jì)算、邊緣計(jì)算等高性能應(yīng)用正在迎來(lái)井噴式增長(zhǎng)。大模型訓(xùn)練(如 DeepSeek、GPT-4、Sora)對(duì)計(jì)算能力提出了前所未有的挑戰(zhàn),數(shù)據(jù)中心正在加速向 PCIe 6.0邁進(jìn),以滿足AI計(jì)算、存儲(chǔ)和高速互連的需求。
    的頭像 發(fā)表于 02-19 17:25 ?1797次閱讀
    PCIe 6.0時(shí)代的測(cè)試<b class='flag-5'>挑戰(zhàn)和</b>解決方案

    HDI技術(shù)—設(shè)計(jì)奧秘與PCB制造的極致工藝之旅

    隨著科技的發(fā)展,將更多功能集成在更小的封裝中的需求也隨之增長(zhǎng)。使用高密度互連(HDI)技術(shù)設(shè)計(jì)的PCB通常更小,因?yàn)楦嗟脑谎b在更小的空間里。HDIPCB使用盲孔、埋孔和微孔、焊盤內(nèi)孔以及非常細(xì)
    的頭像 發(fā)表于 02-05 17:01 ?13次閱讀
    <b class='flag-5'>HDI</b>技術(shù)—設(shè)計(jì)奧秘與PCB制造的極致工藝之旅