AI、數(shù)據(jù)中心與高速互連的技術(shù)變革

近年來(lái)，人工智能（AI）計(jì)算、云計(jì)算、邊緣計(jì)算等高性能應(yīng)用正在迎來(lái)井噴式增長(zhǎng)。大模型訓(xùn)練（如 DeepSeek、GPT-4、Sora）對(duì)計(jì)算能力提出了前所未有的挑戰(zhàn)，數(shù)據(jù)中心正在加速向 PCIe 6.0邁進(jìn)，以滿足AI計(jì)算、存儲(chǔ)和高速互連的需求。

在AI計(jì)算集群和高性能數(shù)據(jù)中心中，GPU、加速器卡、存儲(chǔ)設(shè)備之間的數(shù)據(jù)傳輸需求呈指數(shù)級(jí)增長(zhǎng)。以PCI Express 6.0（PCIe 6.0）為代表的高速互連協(xié)議，憑借64GT/s傳輸速率和PAM4 調(diào)制，大幅提升了數(shù)據(jù)傳輸效率，使得AI計(jì)算和高性能存儲(chǔ)能在更低功耗下實(shí)現(xiàn)更高吞吐量。然而，更高的速率和更復(fù)雜的信號(hào)調(diào)制方式，也讓信號(hào)完整性、誤碼率和接收器測(cè)試變得異常困難。

AI計(jì)算：訓(xùn)練和推理任務(wù)依賴高速GPU互連，PCIe 6.0提供高達(dá)256GB/s（x16通道）帶寬，加速AI數(shù)據(jù)傳輸。

云計(jì)算&數(shù)據(jù)中心：大型數(shù)據(jù)中心正從PCIe 4.0/5.0逐步過(guò)渡至PCIe 6.0，以提升存儲(chǔ)和計(jì)算資源的吞吐能力，提高云服務(wù)的性能。

存儲(chǔ)&CXL互連：PCIe 6.0作為Compute Express Link（CXL）協(xié)議的基礎(chǔ)，支持高帶寬NVMe存儲(chǔ)設(shè)備、高速內(nèi)存擴(kuò)展，加速計(jì)算密集型任務(wù)的處理。

然而，在64GT/s速率下，信號(hào)完整性、誤碼率（BER）、鏈路均衡（LEQ）等因素，成為PCIe 6.0設(shè)備開發(fā)和驗(yàn)證的核心挑戰(zhàn)。如果沒(méi)有先進(jìn)的測(cè)試方案，工程師難以確保其設(shè)備在復(fù)雜環(huán)境中的穩(wěn)定性。

PCIe 6.0時(shí)代的測(cè)試挑戰(zhàn)

相比PCIe 5.0，PCIe 6.0采用PAM4（四電平脈沖幅度調(diào)制）技術(shù)，在相同的時(shí)鐘頻率下實(shí)現(xiàn)兩倍的數(shù)據(jù)速率。這一變革帶來(lái)了諸多新的測(cè)試難點(diǎn)：

1信號(hào)完整性與誤碼率挑戰(zhàn)

PCIe 6.0的高傳輸速率意味著信號(hào)衰減更嚴(yán)重，通道損耗比PCIe 5.0更高。PAM4調(diào)制方式雖然提高了帶寬利用率，但也導(dǎo)致信號(hào)眼圖更小，抗噪能力下降，誤碼率（BER）上升。因此，如何通過(guò)均衡技術(shù)（CTLE、DFE）補(bǔ)償信號(hào)損耗，成為測(cè)試工程師必須解決的問(wèn)題。

2接收器（Rx）測(cè)試難度增加

PCIe 6.0設(shè)備的接收端需要能夠在復(fù)雜的噪聲和干擾環(huán)境下，正確解碼PAM4信號(hào)。這意味著：

●需要自動(dòng)化Stressed Eye校準(zhǔn)以確保接收器能在符合標(biāo)準(zhǔn)的條件下工作；

●誤碼率測(cè)試（BER）成為核心指標(biāo)，需要高精度誤碼率測(cè)試儀（BERT）進(jìn)行測(cè)量；

●接收器鏈路均衡（Rx LEQ）測(cè)試需要自動(dòng)化調(diào)節(jié)均衡參數(shù)，以優(yōu)化信號(hào)質(zhì)量。

3高效自動(dòng)化測(cè)試需求

隨著AI計(jì)算、數(shù)據(jù)中心和云計(jì)算的規(guī)模增長(zhǎng)，PCIe 6.0設(shè)備的測(cè)試需要高效、自動(dòng)化的測(cè)試方案，以減少測(cè)試時(shí)間，確保產(chǎn)品快速推向市場(chǎng)。這需要：

●先進(jìn)的示波器和誤碼率測(cè)試儀（BERT）協(xié)同工作，實(shí)現(xiàn)全自動(dòng)測(cè)試；

●遠(yuǎn)程控制和自動(dòng)化軟件，減少人工干預(yù)，提高測(cè)試一致性。

Tektronix PCIe 6.0接收器測(cè)試方案

針對(duì)PCIe 6.0設(shè)備的測(cè)試挑戰(zhàn)，Tektronix提供行業(yè)領(lǐng)先的PCIe 6.0自動(dòng)化測(cè)試方案，幫助工程師高效完成接收器（Rx）驗(yàn)證。

? ?

Stressed Eye校準(zhǔn)

Tektronix PCIe 6.0測(cè)試套件提供自動(dòng)化Stressed Eye校準(zhǔn)功能，確保測(cè)試符合PCI-SIG規(guī)范：

●TP3級(jí)別校準(zhǔn)（發(fā)送器Tx輸出）：自動(dòng)調(diào)整交流/直流平衡、信號(hào)幅度、均衡參數(shù)、抖動(dòng)，優(yōu)化信號(hào)質(zhì)量；

●TP2級(jí)別校準(zhǔn)（接收器 Rx 端口）：通過(guò)DMI（差分模式干擾）、CMI（共模干擾）、CTLE補(bǔ)償進(jìn)行信號(hào)調(diào)節(jié)，提高測(cè)試精度；

●自動(dòng)示波器噪聲補(bǔ)償，用于SJ（正弦抖動(dòng)）和RJ（隨機(jī)抖動(dòng)）校準(zhǔn)，確保測(cè)試結(jié)果可靠。

誤碼率（BER）測(cè)試

PCIe 6.0采用PAM4信號(hào)，因此BER測(cè)試成為關(guān)鍵指標(biāo)。Tektronix通過(guò)與Anritsu MP1900A 誤碼率測(cè)試儀（BERT）協(xié)作，實(shí)現(xiàn)：

●高精度BER測(cè)量，確保設(shè)備在復(fù)雜噪聲環(huán)境下的可靠性；

●自動(dòng)化誤碼率分析，減少人工調(diào)試，提高測(cè)試效率；

●SCPI遠(yuǎn)程控制，支持Python、LabVIEW進(jìn)行自動(dòng)化測(cè)試集成。

自動(dòng)化鏈路均衡（Rx LEQ）測(cè)試

TektronixPCIe 6.0測(cè)試軟件通過(guò)LTSSM（鏈路訓(xùn)練狀態(tài)機(jī)）自動(dòng)鏈路訓(xùn)練，使設(shè)備進(jìn)入測(cè)試模式：

●自適應(yīng)CTLE選擇，優(yōu)化接收端均衡設(shè)置；

●自動(dòng)均衡調(diào)節(jié)，確保Rx在不同通道條件下的穩(wěn)定性；

●高級(jí)調(diào)試模式，提供詳細(xì)數(shù)據(jù)分析，幫助工程師定位問(wèn)題。

Tektronix PCIe 6.0測(cè)試設(shè)備

DPO70000SX系列實(shí)時(shí)示波器

●高達(dá)70GHz 帶寬，滿足PCIe 6.0 PAM4信號(hào)分析需求；

●DPOJET高級(jí)抖動(dòng)分析，支持PCIe 6.0 Tx/Rx測(cè)試；

●低噪聲設(shè)計(jì)，確保高精度測(cè)量。

Anritsu MP1900A誤碼率測(cè)試儀

●支持64 GT/s PCIe 6.0誤碼率測(cè)試，確保信號(hào)完整性；

●與Tektronix示波器無(wú)縫集成，提供完整的端到端測(cè)試能力。

Tektronix PCIe 6.0 自動(dòng)化測(cè)試軟件

●兼容SigTest、Seasim統(tǒng)計(jì)仿真工具，提高誤碼率分析的準(zhǔn)確性；

●自動(dòng)化校準(zhǔn)，提高Rx測(cè)試效率和一致性。

未來(lái)展望：邁向PCIe 7.0與CXL 3.0

隨著AI計(jì)算和數(shù)據(jù)中心需求的增長(zhǎng)，PCIe 7.0（128 GT/s）和CXL 3.0互連技術(shù)即將到來(lái)。Tektronix將持續(xù)優(yōu)化測(cè)試方案，引領(lǐng)高速互連技術(shù)發(fā)展。