
IS_ROUTE_FIXED命令用于指定網(wǎng)絡(luò)的所有布線進(jìn)行固定約束。進(jìn)入Implemented頁面后,Netlist窗口如圖1所示,其中Nets文件展開后可以看到工程中所有的布線網(wǎng)絡(luò)。

圖1Netlist窗口
如圖2所示,選中網(wǎng)絡(luò)app_wdf_wren,右鍵菜單中單擊FixRouting選項。

圖2 FixRouting菜單
如圖3所示,彈出的窗口中,羅列了網(wǎng)絡(luò)app_wdf_wren驅(qū)動的所有連線,默認(rèn)情況下,直接點擊OK將會固定約束網(wǎng)絡(luò)app_wdf_wren的所有連線。

圖3 FixRouting窗口
如圖4所示,在網(wǎng)絡(luò)app_wdf_wren右鍵菜單中單擊NetProperties選項,將會顯示其屬性頁面。

圖4 NetProperties菜單
如圖5所示,在網(wǎng)絡(luò)app_wdf_wren的NetProperties->Properties頁面中,可以看到IS_FOUTE_FIXED被勾選了。在對網(wǎng)絡(luò)app_wdf_wren進(jìn)行Fix Routing單擊之前,這個選擇默認(rèn)是不勾選的。

圖5 NetProperties頁面
此時的Tcl Console也會因為進(jìn)行了FixRouting單擊后,產(chǎn)生了如下的幾行約束腳本。約束腳本中使用了is_route_fixed約束命令。
startgroup
set_property is_route_fixed 0 [get_nets {app_wdf_wren }]
set_property is_bel_fixed 0 [get_cells {u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_end_r1_i_1 u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_wren_r1_i_1 u5_ddr3_cache/app_wdf_wren_reg }]
set_property is_loc_fixed 1 [get_cells {u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_end_r1_i_1 u2_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/u_ui_top/ui_wr_data0/app_wdf_wren_r1_i_1 u5_ddr3_cache/app_wdf_wren_reg }]
endgroup
對約束進(jìn)行保存后,如圖6所示,在xdc文件中生成了對網(wǎng)絡(luò)app_wdf_wren所有連接的固定布線約束。

圖6 約束后的xdc腳本
審核編輯:湯梓紅
-
FPGA
+關(guān)注
關(guān)注
1655文章
22278瀏覽量
629953 -
布線
+關(guān)注
關(guān)注
9文章
812瀏覽量
85937 -
文件
+關(guān)注
關(guān)注
1文章
587瀏覽量
25909 -
約束
+關(guān)注
關(guān)注
0文章
83瀏覽量
13115
原文標(biāo)題:物理約束實踐:布線約束 IS_ROUTE_FIXED
文章出處:【微信號:FPGA快樂學(xué)習(xí),微信公眾號:FPGA快樂學(xué)習(xí)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
FPGA時序約束之衍生時鐘約束和時鐘分組約束
FPGA時序約束之建立時間和保持時間
FPGA物理約束之布局約束
物理約束之布局約束
【MiniStar FPGA開發(fā)板】配套視頻教程——Gowin進(jìn)行物理和時序約束
FPGA的約束設(shè)計和時序分析
Adam Taylor玩轉(zhuǎn)MicroZed系列74:物理約束
FPGA開發(fā)之時序約束(周期約束)
FPGA設(shè)計約束技巧之XDC約束之I/O篇(下)
Xilinx FPGA時序約束設(shè)計和分析
Xilinx FPGA的約束設(shè)置基礎(chǔ)

FPGA物理約束之布線約束
評論