在經(jīng)歷了近十年和五個(gè)主要節(jié)點(diǎn)以及一系列半節(jié)點(diǎn)之后，半導(dǎo)體制造業(yè)將開始從 FinFET過渡到3nm技術(shù)節(jié)點(diǎn)上的全柵堆疊納米片晶體管架構(gòu)。

相對(duì)于FinFET，納米片晶體管通過在相同的電路占位面積中增加溝道寬度來提供更多的驅(qū)動(dòng)電流（圖1），其環(huán)柵設(shè)計(jì)改善了通道控制并較大限度地減少了短通道效應(yīng)。

從表面上看，納米片晶體管類似于FinFET，但納米片通道與基板平行排列，而不是垂直排列。納米片晶體管制造從沉積Si/SiGe異質(zhì)結(jié)構(gòu)開始，與襯底隔離以防止寄生傳導(dǎo)。

在偽柵極制造之后，內(nèi)部間隔物蝕刻步驟在SiGe層中切割凹槽。內(nèi)部間隔蝕刻步驟是一個(gè)關(guān)鍵的工藝步驟，因?yàn)樗x了柵極長(zhǎng)度和源/漏結(jié)重疊。

構(gòu)建晶體管支柱

即使SiGe層不是成品器件的一部分，但它們的鍺濃度仍然是一個(gè)重要的工藝變量，增加鍺的量會(huì)增加SiGe晶格常數(shù)，這反過來又會(huì)增加硅層中的晶格應(yīng)變，從而引入缺陷。另一方面，如果我們要在不損壞或侵蝕硅的情況下完全去除SiGe材料，則需要具有高SiGe:Si選擇性的蝕刻工藝。

在理想情況下，英思特公司希望盡可能小化納米片之間的間距從而減少寄生電容。因?yàn)橐坏㏒iGe消失，納米片之間的空間則需要容納更多的殘留物。在Si/SiGe異質(zhì)結(jié)構(gòu)沉積之后，各向異性蝕刻需要切割到所需寬度的柱體。

定義通道

一旦納米片柱被定義，高選擇性各向同性蝕刻就會(huì)創(chuàng)建內(nèi)部間隔凹陷，這個(gè)間隔物定義了柵極長(zhǎng)度和結(jié)重疊，這兩者都是關(guān)鍵的晶體管參數(shù)，有助于定義器件電阻和電容之間的權(quán)衡。濕化學(xué)蝕刻工藝往往會(huì)留下半月形輪廓，因?yàn)閮蓚€(gè)相鄰的納米片之間會(huì)形成彎月面。在溝道釋放蝕刻期間去除剩余的SiGe可以暴露源極/漏極，并將它們與柵極金屬直接接觸。

雖然干法蝕刻工藝沒有留下半月板，但英思特公司仍然觀察到圓形蝕刻前端，并確定了其Si/SiGe柱側(cè)壁上的富鍺層。該層顯然是在各向異性柱蝕刻期間形成的，其蝕刻速度更快，導(dǎo)致圓形蝕刻前端。

審核編輯 黃宇