chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Avant FPGA:創(chuàng)新的步伐永不停歇

Latticesemi ? 來源:Latticesemi ? 2023-12-27 16:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作為萊迪思成功邁入中端FPGA供應商行列的標志性事件,2022年底低功耗中端Avant FPGA平臺的發(fā)布,在與Nexus FPGA平臺一起組成萊迪思“史上最強產品組合”的同時,也幫助公司打開了一扇通往30億美元增量市場新大門。

解鎖FPGA創(chuàng)新新高度

與Nexus產品相比,面向通信、計算、工業(yè)和汽車等領域的Avant平臺在性能和硬件資源方面得到了進一步的強化,例如邏輯單元容量達到了500K,相比以往100K-150K的配置,提升了5倍;帶寬提升了10倍;計算性能提升30倍。如果與同類競品器件相比,功耗和封裝尺寸分別降低了2.5倍和6倍,但速度卻提升了2倍,可在小尺寸系統(tǒng)設計中實現(xiàn)更高的性能。

dc2ad6ae-a48e-11ee-8b88-92fbcf53809c.png

“低功耗”、“先進的互聯(lián)”和“優(yōu)化的計算”是Avant平臺的三大核心特點。與現(xiàn)有的中端FPGA相比,得益于專為低功耗設計的可編程結構、功耗優(yōu)化的嵌入式存儲器和DSP、低功耗高性能SERDES與I/O設計、內置協(xié)議邏輯等全方位優(yōu)化措施,Avant系列產品的功耗得到了顯著降低,可幫助系統(tǒng)和應用工程師大幅提高功耗和散熱設計的效率、降低運營成本、增強可靠性。

SERDES互聯(lián)方面,目前,Avant最大能夠支持25G SERDES,而以往萊迪思產品所能達到的SERDES最高速率是16G,此外,PCIe接口支持也升級到了Gen4 x8,內存支持則從LPDDR4擴展到DDR5。

dc38671a-a48e-11ee-8b88-92fbcf53809c.png

“優(yōu)化的計算”包含兩個部分:一是瞄準AI推理應用,對片上計算單元中的DSP和嵌入式存儲分布分別進行了強化和優(yōu)化,更有利于邊緣計算;二是增加了安全引擎,并優(yōu)化、加強了加密算法

dc38671a-a48e-11ee-8b88-92fbcf53809c.png

與任何新的嵌入式設計一樣,安全性必須放在首位。為此,萊迪思的工程師們在Avant平臺中采用了廣泛的安全功能,如AES256-GCM、ECC、RSA、防篡改和物理不可檢測功能(PUF)。這些功能使配置和用戶數(shù)據(jù)都要加密和驗證,為確保FPGA免受惡意攻擊提供高級別的防護。此外,軟錯誤檢測和糾正確保能夠快速檢測到導致軟錯誤的環(huán)境影響,以便采取適當?shù)男袆訂印?/p>

新的里程碑

作為新的產品系列,針對不同應用場景和需求,陸續(xù)推出容量、接口、控制、視頻規(guī)格不同的產品是一件十分自然的事情。因此,繼2022年12月推出“專為網絡邊緣應用優(yōu)化的低功耗FPGA”Avant-E之后,在2023年舉行的首屆線上開發(fā)者大會上,萊迪思又發(fā)布了“尖端的通用FPGA”Avant-G和“先進的互連FPGA”Avant-X,目標市場和Avant-E存在一定的差別。

Avant-G的關鍵特性包括領先的信號處理和AI,高度靈活的I/O支持各種系統(tǒng)接口,以及專用的LPDDR42400Mbps接口,可提供高達637K密度的系統(tǒng)邏輯單元、高達28-12.5G的SerDes、以及多達7200個INT8乘法器和35.6Mb嵌入式存儲器。由于其SERDES速度和高速IO的嵌入式存儲器速度更高,非常適合橋接功能,加之擴展能力強,可適用于不同規(guī)模的系統(tǒng)設計。

dc693d2c-a48e-11ee-8b88-92fbcf53809c.png

而更多面向“信號聚合”和“提升系統(tǒng)吞吐量”應用的Avant-X則擁有同類產品中最小的封裝尺寸,可提供高達637K密度的系統(tǒng)邏輯單元和高達28-25G的SerDes,能夠支持1TB/s的總系統(tǒng)帶寬,也實現(xiàn)了帶硬核DMA的PCIe Gen 4控制器特性。多達7200個INT8乘法器和35.6Mb嵌入式存儲器,可實現(xiàn)AI/ML算法的高效實現(xiàn)以及高速接口的數(shù)據(jù)包緩沖,加上安全引擎加強,客戶數(shù)據(jù)可進行動態(tài)加密。

dc773af8-a48e-11ee-8b88-92fbcf53809c.png

與硬件產品配套的軟件和解決方案堆棧也與產品實現(xiàn)了同步更新,包括用于AI的Lattice sensAI、用于嵌入式視覺的LatticemVision、實現(xiàn)安全功能的Lattice Sentry、用于自動化工廠的LatticeAutomate,通過升級加速器引擎提高性能、擴展IP和參考設計、添加安全功能以及啟用更多行業(yè)標準,讓客戶的開發(fā)和上市時間進一步加快。

具體而言,Lattice sensAI性能提升3倍,以“支持更多網絡條碼檢測和視頻分析”;Lattice mVision提供更多擴展傳感器/視頻橋接方案,如MIPIHDMI、SLVS-EC/MIPI轉PCIe;Lattice Sentry“在網絡彈性、信任方面,基于Mach-NX的平臺固件保護恢復(PFR)在繼續(xù)完善中,使得系統(tǒng)更容易保護、檢測和恢復”;LatticeAutomate除了普通通信協(xié)議外,加強了對OPC UA的支持,包括馬達控制參考設計。

軟件工具方面,Lattice Propel和LatticeRadiant軟件全面支持新的Lattice Avant-G和Avant-XFPGA系列,為Radiant引入增強的易用性和腳本編寫,并擴展了PropelIP產品組合,幫助提升客戶的設計體驗和設計環(huán)境。同時,先進的視覺軟件Glance by Mirametrix新增了Smart Avatar智能化身隱私功能和低功耗3D頭部姿勢檢測,有助于增強其在各類市場網絡邊緣應用中的適用性。

應用場景更加豐富

網絡邊緣智能、傳感器到云端互連和彈性的安全機制,既是Avant新品的重要技術創(chuàng)新點,也是最能夠發(fā)揮AvantFPGA優(yōu)勢的代表性場景。

例如在視頻互聯(lián)和AI推理場景中,由于Lattice FPGA支持更高的SERDES速度協(xié)議,性能可比其他FPGA提高2倍,AI推理性能比MCU提升35倍,這對追求實時響應的工業(yè)控制和邊緣AI領域來說無疑是個好消息。而在低功耗存儲傳輸系統(tǒng)中,得益于Avant-G/X高能效的存儲接口設計,整個系統(tǒng)的功耗不但可降低2.5倍,而且熱設計更加簡單,產品的電池壽命也更長。

dc90fe66-a48e-11ee-8b88-92fbcf53809c.png

另一個典型的邊緣AI加強應用來自工業(yè)安全領域,即“識別已知的操作員,發(fā)現(xiàn)‘專注/分心的操作員’,并做出警告”,這是通過用戶認證實現(xiàn)安全和保護,提高安全性,并且優(yōu)化了能效的代表性案例。

dca74522-a48e-11ee-8b88-92fbcf53809c.png

平臺固件保護恢復、數(shù)據(jù)保護方面,得益于萊迪思在安全敏捷性、應對后量子威脅和可信根等領域具備的優(yōu)勢,以及“最先上電、最后斷電的安全保護”,Avant實現(xiàn)了50ms以內的上電速度,配置時間提高10倍以上,從而簡化了系統(tǒng)設計,優(yōu)化了終端用戶體驗,提升了安全和穩(wěn)定性。

結語

當前,越來越多的行業(yè)市場要求FPGA能夠根據(jù)客戶需求做定制化,或是提供更好的解決行業(yè)痛點的方案。因此,如何走出傳統(tǒng)通用型應用市場,針對行業(yè)差異性、區(qū)分度,提供更適合每個行業(yè)的應用,這是FPGA新的發(fā)展機會,也是新的挑戰(zhàn)。萊迪思正憑借快速擴展的硬件和軟件產品組合,幫助客戶以更高水平的能效和性能加速設計,開啟下一個創(chuàng)新時代。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1659

    文章

    22365

    瀏覽量

    633017
  • 存儲器
    +關注

    關注

    39

    文章

    7724

    瀏覽量

    171267
  • 數(shù)據(jù)保護

    關注

    1

    文章

    123

    瀏覽量

    13921

原文標題:Avant FPGA:創(chuàng)新的步伐永不停歇

文章出處:【微信號:Latticesemi,微信公眾號:Latticesemi】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Altera攜手合作伙伴共建FPGA創(chuàng)新未來

    2025 年初,全球 FPGA 創(chuàng)新領導者 Altera 正式啟動了 “Altera 解決方案合作伙伴加速計劃”,旨在強大的生態(tài)系統(tǒng)支持下,助力企業(yè)打破壁壘,提速創(chuàng)新引擎,加快產品上市并高效拓展業(yè)務。
    的頭像 發(fā)表于 12-19 09:41 ?1280次閱讀

    DSP、FPGA之間SRIO通信的問題?

    目前在使用DSP和FPGA之間通過SRIO的SWRITE事務完成雙向數(shù)據(jù)通信,大多數(shù)情況下都正常,但是在我不停的給DSP進行燒寫程序時,會偶爾出錯,FPGA無法收到DSP下發(fā)的數(shù)據(jù)。偶爾故障情況下buf_lcl_phy_buf_
    發(fā)表于 11-15 16:22

    探討韌性在工業(yè)5.0中的重要性

    創(chuàng)新永不停歇。工業(yè)4.0尚未完全落地,我們已開始向工業(yè)5.0加速邁進。不過,這一步轉型更多是理念層面的突破,而非工程技術層面的革新。工業(yè)4.0的核心,在于通過互聯(lián)互通、數(shù)字化、大數(shù)據(jù)和自動化等技術進步,實現(xiàn)流程優(yōu)化、成本降低和質量提升。
    的頭像 發(fā)表于 11-14 09:37 ?479次閱讀

    基于振動與沖擊試驗的機械結構疲勞可靠性評估

    振動環(huán)境堪稱機械結構面臨的終極考驗之一。從噴氣式發(fā)動機的持續(xù)高頻振動,到高速列車與軌道接觸產生的復雜激勵,再到工業(yè)生產線設備永不停歇的運轉,這些動態(tài)載荷無時無刻不在考驗著工程結構的耐久極限。在長期
    的頭像 發(fā)表于 10-15 16:26 ?525次閱讀
    基于振動與沖擊試驗的機械結構疲勞可靠性評估

    2025嵌入式競賽FPGA賽道紫光同創(chuàng)杯再創(chuàng)新

    “全國大學生嵌入式芯片與系統(tǒng)設計競賽-FPGA創(chuàng)新設計賽道”原為全國大學生FPGA創(chuàng)新設計競賽,由東南大學PLD校內賽發(fā)展而來,于2017年擴大為全國性賽事,2022年并入全國大學生嵌
    的頭像 發(fā)表于 10-13 15:39 ?1272次閱讀

    真正零中斷:在線式UPS為何是關鍵業(yè)務的電力守護神?

    解析它為何成為金融、數(shù)據(jù)中心、醫(yī)療等關鍵領域的標配。一、核心原理:AC-DC-AC雙變換結構在線式UPS的工作方式可以概括為一個“永不停歇的凈化與重整”過程:第一步
    的頭像 發(fā)表于 09-15 09:05 ?758次閱讀
    真正零中斷:在線式UPS為何是關鍵業(yè)務的電力守護神?

    【賽題補充說明】2025全國大學生FPGA創(chuàng)新設計競賽紫光同創(chuàng)杯賽

    【賽題發(fā)布】2025年全國大學生FPGA創(chuàng)新設計競賽紫光同創(chuàng)杯賽邀您鴻圖展翼共赴芯程!【賽題知多少】紫光同創(chuàng)賽題答疑專場|2025年全國大學生嵌入式芯片與系統(tǒng)設計競賽FPGA賽道【板卡借用申請開放
    的頭像 發(fā)表于 09-12 16:03 ?1945次閱讀
    【賽題補充說明】2025全國大學生<b class='flag-5'>FPGA</b><b class='flag-5'>創(chuàng)新</b>設計競賽紫光同創(chuàng)杯賽

    2025 FPGA創(chuàng)新設計競賽紫光同創(chuàng)賽題發(fā)布

    嘿,各位懷揣夢想、創(chuàng)意無限的同學們!2025年全國大學生嵌入式芯片與系統(tǒng)設計競賽——FPGA創(chuàng)新設計競賽戰(zhàn)鼓已經擂響,報名截至9月22日24點,趕緊叫上小伙伴們,共同開啟一場屬于你們的創(chuàng)新實踐之旅!
    的頭像 發(fā)表于 08-25 09:42 ?4846次閱讀

    Altera Agilex? 3 FPGA和SoC FPGA

    Altera Agilex? 3 FPGA和SoC FPGA Altera/Intel Agilex? 3 FPGA和SoC FPGA使創(chuàng)新
    的頭像 發(fā)表于 08-06 11:41 ?3861次閱讀
    Altera Agilex? 3 <b class='flag-5'>FPGA</b>和SoC <b class='flag-5'>FPGA</b>

    一顆車燈的智能化之旅

    車燈的智能化,源于人類對極致安全永不停歇的追求和對卓越駕乘體驗日益增長的渴望
    的頭像 發(fā)表于 07-11 15:55 ?337次閱讀

    聚焦前沿,共探創(chuàng)新 | 瑞蘇盈科2025歐洲FPGA大會之行

    2025年7月1日至3日,歐洲FPGA大會在德國慕尼黑盛大舉行。作為FPGA領域的年度盛會,此次大會吸引了來自全球各地的企業(yè)、專家與學者,共同探討FPGA技術的前沿趨勢與應用創(chuàng)新。我們
    的頭像 發(fā)表于 07-09 08:46 ?1803次閱讀
    聚焦前沿,共探<b class='flag-5'>創(chuàng)新</b> | 瑞蘇盈科2025歐洲<b class='flag-5'>FPGA</b>大會之行

    6.18年終狂歡購!滿額即贈,驚喜享不停!

    6.18年終狂歡購!滿額即贈,驚喜享不停!
    的頭像 發(fā)表于 05-30 18:04 ?567次閱讀
    6.18年終狂歡購!滿額即贈,驚喜享<b class='flag-5'>不停</b>!

    SOLIDWORKS 2025加速設計創(chuàng)新

    在工程設計領域,每一次軟件升級都意味著更有效的工作流程、更強大的功能和更廣闊的創(chuàng)意空間。SOLIDWORKS 2025,作為CAD軟件行業(yè)的佼佼者,再次以一系列創(chuàng)新和改進,為設計師和工程師們帶來了良好的設計體驗,加速了設計創(chuàng)新步伐
    的頭像 發(fā)表于 03-12 16:24 ?640次閱讀
    SOLIDWORKS 2025加速設計<b class='flag-5'>創(chuàng)新</b>

    解碼 FPGA 行業(yè):創(chuàng)新浪潮下的無限可能

    FPGA行業(yè)調研
    的頭像 發(fā)表于 03-10 09:10 ?531次閱讀

    MRAM存儲替代閃存,FPGA升級新技術

    電子發(fā)燒友網綜合報道,日前,萊迪思宣布在FPGA設計上前瞻性的布局,使其能夠結合MRAM技術,推出了包括Certus-NX、CertusPro-NX和Avant等多款創(chuàng)新產品。這些FPGA
    發(fā)表于 03-08 00:10 ?1864次閱讀