Altera Agilex? 3 FPGA和SoC FPGA

Altera/Intel Agilex? 3 FPGA和SoC FPGA使創(chuàng)新者能夠?qū)⒊杀緝?yōu)化的設(shè)計(jì)提升到更高的性能水平。Agilex 3器件將Altera Hyperlex FPGA架構(gòu)集成到這些較小器件中，與以前的成本優(yōu)化型系列Cyclone V以及更高速收發(fā)器相比，性能提高了1.9倍，并為LPDDR4增加了內(nèi)存支持。小尺寸對(duì)于這些應(yīng)用至關(guān)重要 - Agilex 3器件采用Intel ^?^ 創(chuàng)新的可變間距BGA封裝技術(shù)，在與傳統(tǒng)0.8mm封裝相同的占位尺寸中最多可增加22%焊球，同時(shí)保持相同的0.8mm PCB設(shè)計(jì)規(guī)則。這些Altera/Intel器件集成了雙Arm^?^ Cortex ^?^ -A55內(nèi)核和經(jīng)過強(qiáng)化處理的外設(shè)，可在小封裝中提供高度的功能。

特性

升級(jí)性能－采用Altera業(yè)界知名的Hyperlex Gen 2內(nèi)核結(jié)構(gòu)技術(shù)以及高能效收發(fā)器I/O，為功耗和成本優(yōu)化的空間帶來高性能
嵌入式雙處理器－雙核Arm Cortex-A55，具有高級(jí)緩存和一套全面的強(qiáng)化外設(shè)，為用戶提供超高效率的嵌入式中端處理器子系統(tǒng)，以增強(qiáng)FPGA功能和/或與外部主機(jī)級(jí)CPU配對(duì)
設(shè)計(jì)用于人工智能 (AI) 和機(jī)器學(xué)習(xí) (ML) - 這些器件通過采用第注入AI張量塊的FPGA邏輯結(jié)構(gòu)，提升了AI和DSP能力
高級(jí)連接－訪問Altera的新興連接技術(shù)【通用I/O、專用I/O (LVDS、MIPI D-PHY)、差分收發(fā)器I/O、低功耗硬IP模塊（PCIe 3.0、10GbE以太網(wǎng)）和外部存儲(chǔ)器接口(LPDDR4硬化控制器)】
增強(qiáng)安全性－先進(jìn)的安全模塊，具有加密、身份驗(yàn)證和防篡改保護(hù)功能

應(yīng)用

工業(yè)
- 智能工廠中的AI
- 智能工廠自動(dòng)化
- 傳感器/電機(jī)/連接、功能安全和安防
- I/O模塊和物聯(lián)網(wǎng)(IoT)設(shè)備
- 微型PLC和邊緣AI
監(jiān)控、零售和消費(fèi)類產(chǎn)品
- 智能城市/零售、V2X
- 卡車、公共汽車系統(tǒng)、火車/鐵路和電動(dòng)汽車充電
- 視覺處理
視頻處理
- 連接和視頻處理
- IP視頻
- 消費(fèi)類電子產(chǎn)品（AR/VR、無人機(jī)、游戲）
醫(yī)療
- 診斷成像和視頻
- 患者監(jiān)測(cè)器

Agilex FPGA產(chǎn)品組合擴(kuò)展

視頻

管理功能轉(zhuǎn)到DC-SCM

OIA構(gòu)建塊

帶AMC的附加卡

概覽

資源

聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。舉報(bào)投訴