之前的兩篇文章給大家介紹了APB協(xié)議相關(guān)的知識(shí)點(diǎn)，并結(jié)合實(shí)際的代碼給大家講解了一下APB slave的設(shè)計(jì)。并說(shuō)明了一下APB slave mux這個(gè)模塊。

上一篇文章提到：通常而言，APB的interconnect模塊只能連接一個(gè)master，多個(gè)Slave。因此繼續(xù)管它叫interconnect感覺(jué)差了點(diǎn)意思。所以一般就叫它slave mux了。巧的是前幾天有個(gè)同事碰到了需要多個(gè)APB master的情況。本人便幫忙調(diào)研APB是否真的只能是一主多從的結(jié)構(gòu)。沒(méi)想到還真搜到了一些公司的設(shè)計(jì)，是支持多主多從的APB Interconnect，這種情況下確實(shí)是名副其實(shí)的Interconnect了。

首先解釋一下什么是Interconnect，顧名思義，互聯(lián)。起作用是把不同的組件連接在一起，包括但不限于：

處理器和處理器

處理器和Memory

處理器和Cache

Cache和Cache

IO設(shè)備等

對(duì)于SoC工程師，把互聯(lián)理解成一個(gè)開(kāi)關(guān)即可。它用來(lái)管理并指揮所連接的設(shè)備之間的通信。

1、一主多從的APB Interconnect

這種情況下Interconnect和mux沒(méi)有本質(zhì)區(qū)別，所以很多情況下直接叫它APB mux或者APB slave mux。具體到實(shí)際的SoC設(shè)計(jì)中大概長(zhǎng)下面這樣子，可以看到它只有一個(gè)Master，AHB2APB的轉(zhuǎn)接橋。同時(shí)有多個(gè)Slave模塊。這也是我們?cè)赟oC中最常遇到的情況。

我們看一下這個(gè)Interconnect的內(nèi)部具體長(zhǎng)什么樣子，如下圖所示，可以看到主要邏輯就是譯碼器+MUX。 對(duì)于Master-->Slave的信號(hào)而言，PENABLE、PWRITE、PWDATA、PADDR信號(hào)直接由Master給所有的Slave。而PSELx信號(hào)有SLave數(shù)量這么多組，其邏輯應(yīng)該是PSELx = PSEL & dec[ x] & en[ x];譯碼器根據(jù)PADDR選擇拉高某個(gè)SLAVE的dec信號(hào)，也就是最多選中其中的某一個(gè)Slave。此外下面這個(gè)圖中有一個(gè)默認(rèn)slave，當(dāng)沒(méi)有任何slave被選擇的話，則會(huì)選中默認(rèn)的slave，用來(lái)應(yīng)對(duì)地址越界的錯(cuò)誤情況。該Slave默認(rèn)的PRDATA默認(rèn)為0，PSLVERR默認(rèn)為1。 對(duì)于Slave-->Master的信號(hào)而言，PREADY、PRDATA、PSLVERR由MUX進(jìn)行選擇，從指定的Slave傳給Master。

1.1、Decoder

譯碼器模塊對(duì)每一筆傳輸進(jìn)行地址譯碼，給每一個(gè)Slave相應(yīng)的PSEL信號(hào)。Decode邏輯非常簡(jiǎn)單，就是根據(jù)當(dāng)前的PADDR選中某一個(gè)Slave，如下圖所示。這個(gè)模塊功能更加豐富，地址映射可以靜態(tài)的配置（工作的時(shí)候不能配置），實(shí)際上大部分的SoC設(shè)計(jì)中，地址映射應(yīng)該是完全固定死的，無(wú)法更改的。這個(gè)是FPGA提供的IP，所以相對(duì)更靈活一點(diǎn)。

1.2、Multiplexor

該模塊基于MUX提供的PSELX信號(hào)，從多個(gè)Slave中選擇合適的PRDATA、PREADY、PSLVERR信號(hào)，設(shè)計(jì)很簡(jiǎn)單，就不多講解了，直接看圖：

2、多主多從的APB Interconnect

上面這套東西和我上一篇文檔的APB slave mux其實(shí)沒(méi)有本質(zhì)區(qū)別，也非常的好理解。但是如果實(shí)際的需求真的需要多個(gè)Master怎么辦呢？雖然APB官方?jīng)]有提供這種設(shè)計(jì)示例，但實(shí)際上當(dāng)然是可以實(shí)現(xiàn)的。我們只需要在一主多從的Interconnect的基礎(chǔ)上增加一個(gè)Arbiter mux即可：

當(dāng)然這種情況下，只支持一對(duì)一的訪問(wèn)，所以實(shí)際上效率還是比較低的。仲裁方式可以使用固定優(yōu)先級(jí)仲裁，也可以使用Round Robin仲裁。

2.1、Arbiter Mux

顧名思義，Arbiter+MUX。Master to Slave Multiplexor對(duì)多個(gè)PSEL進(jìn)行仲裁，然后選擇其中的一個(gè)PSELX，基于這個(gè)PSELX，選擇合適的PADDR、PWRITE、PSELX、PENABLE給Single Master Interconnect模塊。 相應(yīng)的，Slave to Master Multiplexor將PRDATA、PREADY、PSLVERR路由到相對(duì)應(yīng)的Master。從而完成整個(gè)傳輸流程。下圖這些向右的箭頭實(shí)際上是雙向的。Master和Slave互相交互，完成傳輸過(guò)程。

這篇文章給大家講解了APB Interconnect這個(gè)模塊。除了官方說(shuō)的一主多從，實(shí)際上我們也可以實(shí)現(xiàn)多主多從的Interconnect。當(dāng)然這個(gè)模塊實(shí)際用的很少很少，大家可以根據(jù)實(shí)際需求決定是否要使用該模塊。